| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-11-27 13:25 Universal Test Sets for Reversible Circuits ○Satoshi Tayu・Shota Fukuyama・Shuichi Ueno（Tokyo Inst. of Tech.）  CAS2009-55 CST2009-28 |
|
| 抄録 | （和） | A set of test vectors is complete for a reversible circuit if it covers all stuck-at faults on the wires of the circuit. It has been known that any reversible circuit has a surprisingly small complete test set, while it is NP-hard to generate a minimum complete test set for a reversible circuit. A test set is universal for a family of reversible circuits if it is complete for any circuit in the family. We show minimum universal test sets for some families of CNOT circuits. |
| （英） | A set of test vectors is complete for a reversible circuit if it covers all stuck-at faults on the wires of the circuit. It has been known that any reversible circuit has a surprisingly small complete test set, while it is NP-hard to generate a minimum complete test set for a reversible circuit. A test set is universal for a family of reversible circuits if it is complete for any circuit in the family. We show minimum universal test sets for some families of CNOT circuits. |
|
| キーワード | （和） | CNOT gate / complete test set / fault testing / reversible circuit / stuck-at fault / test vector / universal test set / |
| （英） | CNOT gate / complete test set / fault testing / reversible circuit / stuck-at fault / test vector / universal test set / | |
| 文献情報 | 信学技報, vol. 109, no. 300, CAS2009-55, pp. 59-64, 2009年11月. | |
| 資料番号 | CAS2009-55 | |
| 発行日 | 2009-11-19 (CAS, CST) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2009-55 CST2009-28 |
|
| 研究会情報 | |
| 研究会 | MSS CAS |
| 開催期間 | 2009-11-26 - 2009-11-27 |
| 開催地（和） | 名古屋大学 |
| 開催地（英） | Nagoya University |
| テーマ（和） | 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CAS |
| 会議コード | 2009-11-CST-CAS |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Universal Test Sets for Reversible Circuits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | CNOT gate / CNOT gate |
| キーワード(2)（和/英） | complete test set / complete test set |
| キーワード(3)（和/英） | fault testing / fault testing |
| キーワード(4)（和/英） | reversible circuit / reversible circuit |
| キーワード(5)（和/英） | stuck-at fault / stuck-at fault |
| キーワード(6)（和/英） | test vector / test vector |
| キーワード(7)（和/英） | universal test set / universal test set |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 田湯 智 / Satoshi Tayu / タユ サトシ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第2著者 氏名（和/英/ヨミ） | フクヤマ ショウタ / Shota Fukuyama / フクヤマ ショウタ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 上野 修一 / Shuichi Ueno / ウエノ シュウイチ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-11-27 13:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CAS |
| 資料番号 | CAS2009-55, CST2009-28 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.300(CAS), no.301(CST) |
| ページ範囲 | pp.59-64 |
| ページ数 | 6 |
| 発行日 | 2009-11-19 (CAS, CST) |
[研究会発表申込システムのトップページに戻る]