| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-12-02 15:20 タイミングを考慮したハードウェア/ソフトウェア分割手法の評価 ○松永惇弥・村岡道明（高知大）  VLD2009-46 DC2009-33 |
|
| 抄録 | （和） | システムレベル設計においては、ハードウェア/ソフトウェアの最適な分割が重要な課題である。従来では、分割を行う際にソフトウェアの実行サイクルを推定した分割を行うのが困難であった。本研究では、C記述をベースとしてソフトウェアの実行サイクル数を考慮したハードウェア/ソフトウェア分割およびソフトウェアの並列化を効率的にする手法を提案した。本手法を、暗号化アルゴリズムAESに適用した結果、ボトルネック部分のソフトウェアの並列化を行うことにより実行サイクルを約6割に削減することができた。 |
| （英） | The optimal hardware/software partitioning is an important issue in the system level design. In the conventional design, it was difficult to partition an architecture with consideration of the execution cycle count of the software. In this research, a hardware/software partitioning method and a software parallelization method based on C description with consideration of the execution cycle count of the software are proposed. After this method was applied to the encryption algorithm AES, the software parallelization method reduces the execution cycle count by almost 60 percent of the bottleneck part of the software. | |
| キーワード | （和） | ハードウェア/ソフトウェア協調設計 / 協調シミュレーション / ハードウェア/ソフトウェア分割 / ESL / / / / |
| （英） | Hardware/Software co-design / co-simulation / Hardware/Software Partitioning / ESL / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 315, VLD2009-46, pp. 31-36, 2009年12月. | |
| 資料番号 | VLD2009-46 | |
| 発行日 | 2009-11-25 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-46 DC2009-33 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2009-12-02 - 2009-12-04 |
| 開催地（和） | 高知市文化プラザ |
| 開催地（英） | Kochi City Culture-Plaza |
| テーマ（和） | デザインガイア2009 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2009 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2009-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | タイミングを考慮したハードウェア/ソフトウェア分割手法の評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of Hardware/Software Partitioning Method with Consideration of Timing |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ハードウェア/ソフトウェア協調設計 / Hardware/Software co-design |
| キーワード(2)（和/英） | 協調シミュレーション / co-simulation |
| キーワード(3)（和/英） | ハードウェア/ソフトウェア分割 / Hardware/Software Partitioning |
| キーワード(4)（和/英） | ESL / ESL |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 松永 惇弥 / Junya Matsunaga / マツナガ ジュンヤ |
| 第1著者 所属（和/英） | 高知大学 (略称： 高知大) Kochi University (略称： Kochi Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 村岡 道明 / Michiaki Muraoka / ムラオカ ミチアキ |
| 第2著者 所属（和/英） | 高知大学 (略称： 高知大) Kochi University (略称： Kochi Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-12-02 15:20:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2009-46, DC2009-33 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.315(VLD), no.316(DC) |
| ページ範囲 | pp.31-36 |
| ページ数 | 6 |
| 発行日 | 2009-11-25 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]