| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-12-03 10:40 プロセス二重化とプロセス対交換によるチップマルチプロセッサの高信頼化手法 ○長井智英・今井 雅・南谷 崇（東大）  VLD2009-51 DC2009-38 |
|
| 抄録 | （和） | 近年，製造プロセス微細化やトランジスタ密度の増加に伴うプロセッサの信頼性低下が懸念されている．そこで本稿では，プロセスの二重化による故障診断とプロセスペアの交換によるチップマルチプロセッサのための故障診断手法「Pair \& Swap」(P\&S) を提案する．また，信頼度と性能両方を考慮した新しい評価指標としてMCTFを提案する．P\&Sと従来の三重化冗長 (TMR) をMCTFを用いて評価した結果，P\&SのMCTFは動的TMRの約1.5倍も大きいことが示された． |
| （英） | With the down scale of technology and the increase of transistor count, future processors are expected to be more susceptible to faults. In this paper, we propose a processor-level fault tolerance technique for chip Multi-processors called ``Pair & Swap'' (P\&S). We also propose a new metric called ``Mean Computation To Failure'' (MCTF) considering not only reliability but also performance. We evaluate the P\&S and the traditional triple modular redundancy (TMR) by MCTF.The result shows that the MCTF of the P\&S is about 1.5 times larger than that of the dynamic TMR. |
|
| キーワード | （和） | Pair & Swap / 動的縮退再構成 / ディペンダブル・チップマルチプロセッサ / 故障発生までの平均計算量 / / / / |
| （英） | Pair & Swap / graceful degradation / dependable chip multiprocessor / mean computation to failure / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 316, DC2009-38, pp. 67-72, 2009年12月. | |
| 資料番号 | DC2009-38 | |
| 発行日 | 2009-11-25 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-51 DC2009-38 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2009-12-02 - 2009-12-04 |
| 開催地（和） | 高知市文化プラザ |
| 開催地（英） | Kochi City Culture-Plaza |
| テーマ（和） | デザインガイア2009 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2009 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2009-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | プロセス二重化とプロセス対交換によるチップマルチプロセッサの高信頼化手法 |
| サブタイトル（和） | |
| タイトル（英） | An Approach to Dependable Chip Multiprocessors with Process Pair and Swap Mechanism |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Pair & Swap / Pair & Swap |
| キーワード(2)（和/英） | 動的縮退再構成 / graceful degradation |
| キーワード(3)（和/英） | ディペンダブル・チップマルチプロセッサ / dependable chip multiprocessor |
| キーワード(4)（和/英） | 故障発生までの平均計算量 / mean computation to failure |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 長井 智英 / Tomohide Nagai / ナガイ トモヒデ |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) University of Tokyo (略称： Univ. of Tokyo) |
| 第2著者 氏名（和/英/ヨミ） | 今井 雅 / Masashi Imai / イマイ マサシ |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) University of Tokyo (略称： Univ. of Tokyo) |
| 第3著者 氏名（和/英/ヨミ） | 南谷 崇 / Takashi Nanya / ナンヤ タカシ |
| 第3著者 所属（和/英） | 東京大学 (略称： 東大) University of Tokyo (略称： Univ. of Tokyo) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-12-03 10:40:00 |
| 発表時間 | 20分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2009-51, DC2009-38 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.315(VLD), no.316(DC) |
| ページ範囲 | pp.67-72 |
| ページ数 | 6 |
| 発行日 | 2009-11-25 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]