| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-12-03 11:20 2パス限定投機方式を実現するマルチコアプロセッサPALSの提案 ○十鳥弘泰・大津金光・横田隆史・馬場敬信（宇都宮大）  CPSY2009-46 |
|
| 抄録 | （和） | 我々は，ループ中の実行頻度上位2位の経路 (パス)を抽出し投機的に並列実行することでプログラムを高速化する2パス限定投機方式を提案している．本稿では，広範なプログラムに対する本方式の詳細な評価を行うため，現実的なハードウェア構成を想定したマルチコアプロセッサシステムPALSを提案するとともに，その評価環境について述べる．PALSでは，パス予測を行うハードウェア機構により，投機的なスレッドの制御にかかるオーバヘッドを低減する．また，プロセッサおよびプロセッサの持つメモリをそれぞれリング状に接続し，レジスタ間およびメモリ間での通信を実現することで，スレッド間での同期待ち時間を低減する． |
| （英） | We have proposed a two-path limited speculation method for higher performance execution of program's loop. This method speculationly executes two paths of the highest execution frequency. In this paper, we propose a multi-core processor, called PALS, which realizes this method on realistic hardware structure, and, describe an evalution framework for PALS. In PALS, a control overhead for speculative multithreading is reduced by a path prediction hardware mechanism. And, the time of waiting for data dependence in speculative threads is reduced by a communication between the registers and the memory devices. These communication is realized by ring-based connection between the processors and the processor's memory devices. | |
| キーワード | （和） | マルチコアプロセッサ / 投機的マルチスレッド実行 / プログラムパス / 2パス限定投機方式 / / / / |
| （英） | multi-core processor / speculative multithreading / program path / two-path limited speculation method / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 319, CPSY2009-46, pp. 19-24, 2009年12月. | |
| 資料番号 | CPSY2009-46 | |
| 発行日 | 2009-11-26 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2009-46 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2009-12-02 - 2009-12-04 |
| 開催地（和） | 高知市文化プラザ |
| 開催地（英） | Kochi City Culture-Plaza |
| テーマ（和） | デザインガイア2009 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2009 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2009-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 2パス限定投機方式を実現するマルチコアプロセッサPALSの提案 |
| サブタイトル（和） | |
| タイトル（英） | Proposal of Multi-Core Processor PALS to Realize Two-Path Limited Speculation Method |
| サブタイトル（英） | |
| キーワード(1)（和/英） | マルチコアプロセッサ / multi-core processor |
| キーワード(2)（和/英） | 投機的マルチスレッド実行 / speculative multithreading |
| キーワード(3)（和/英） | プログラムパス / program path |
| キーワード(4)（和/英） | 2パス限定投機方式 / two-path limited speculation method |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 十鳥 弘泰 / Hiroyoshi Jutori / ジュウトリ ヒロヨシ |
| 第1著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 大津 金光 / Kanemitsu Ootsu / オオツ カネミツ |
| 第2著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 横田 隆史 / Takashi Yokota / ヨコタ タカシ |
| 第3著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 馬場 敬信 / Takanobu Baba / ババ タカノブ |
| 第4著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-12-03 11:20:00 |
| 発表時間 | 20分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2009-46 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.319 |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2009-11-26 (CPSY) |
[研究会発表申込システムのトップページに戻る]