講演抄録/キーワード |
講演名 |
2009-12-04 10:40
マルチFPGAシステムFLOPS-2Dに向けたパイプライン構築手法の検討 ○森下博和・田舎片健太(慶大)・長名保範(成蹊大)・藤田直行(JAXA)・天野英晴(慶大) RECONF2009-50 |
抄録 |
(和) |
計算流体力学(CFD : Computatitonal Fluid Dynamics) のアプリケーションの一つであるUPACS は実用
性は高いが、複雑なメモリアクセスパターンにより、スーパーコンピュータを利用しても性能向上に限界がある。こ
のようなアプリケーションに対してハードウェアによる高速化は有効だが、ASIC を利用すると高いコストと開発時間
が問題となる。一方、近年のFPGA 資源の向上に伴いFPGA を利用した科学技術演算の高速化が報告されるように
なってきた。そこで我々は、複数のFPGA を利用したマルチFPGA システムであるFLOPS-2D 上にUPACS の実装
を行い、演算の高速化を目標とした研究を行っている。複数のFPGA を利用する際には、各FPGA に対して最適な
回路構成を取れるような演算器の選択及び実装手法、最も理想性能に近い性能が得られる問題分割手法を模索する必
要がある。本稿では、この前者の問題点に着目し各演算器の面積、性能を適切に設定するツールを作成し、このツー
ルを利用したパイプラインによってソフトウェアの実行時間と比較して12:4 倍程度の性能を見積った。 |
(英) |
UPACS, a package for CFD (Computational Fluid Dynamics), is an attractive and practical application
for high speed computing. However, it is also a challenging target to accelerate by using supercomputer due to its
complex memory access pattern. Although it is a relatively large scale application, the recent growth of FPGA
resource allows us to implement on hardware. Our goal is hardware implementation of UPACS onto FLOPS-2D :
a multi-FPGA system. We must consider the best way to divide the designed circuits into an FPGA and adjust
arithmetic unit's parameters in order to exploit the potential of each FPGA when we use a multi-FPGA system.
In this paper, the pipeline which is easy to recongure based on the algorithm is implemented. Then, a tool which
optimizes arithmetic unit's parameters and recongures the pipeline structure is designed. By using this tool, 12:4
times faster result than software execution is estimated. |
キーワード |
(和) |
FPGA / CFD / 専用計算機 / 計算流体力学 / / / / |
(英) |
FPGA / Custom Computer / Computational Fluid Dynamics / / / / / |
文献情報 |
信学技報, vol. 109, no. 320, RECONF2009-50, pp. 55-60, 2009年12月. |
資料番号 |
RECONF2009-50 |
発行日 |
2009-11-26 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2009-50 |