| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-12-11 13:25 Note on Programmable On-Product Clock Generation (OPCG) Circuitry for Low Power Aware Delay Test Anis Uzzaman（Cadence Design Systems/Tokyo Metro. Univ）・Brion Keller・Tom Snethen（Cadence）・Kazuhiko Iwasaki・○Masayuki Arai（Tokyo Metro. Univ）  DC2009-57 |
|
| 抄録 | （和） | (まだ登録されていません) |
| （英） | This paper describes how we provide a mean for dealing with the programmable aspects of on-product clock generation (OPCG) for use during ATPG and how that can also help with low power delay test. The system described in this paper automatically generates mode initialization sequence, setup sequence, test sequence and others and enables low power aware delay test when faster on product clocks are present on board. This system has successfully been used to process delay test for ASIC chips even with 22 PLLs on board. | |
| キーワード | （和） | / / / / / / / |
| （英） | OPCG / delay test / low power / eda / asic / ate / / | |
| 文献情報 | 信学技報, vol. 109, no. 334, DC2009-57, pp. 7-12, 2009年12月. | |
| 資料番号 | DC2009-57 | |
| 発行日 | 2009-12-04 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2009-57 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2009-12-11 - 2009-12-11 |
| 開催地（和） | 松江勤労者総合福祉センター「松江テルサ」 |
| 開催地（英） | |
| テーマ（和） | 安全性および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2009-12-DC |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Note on Programmable On-Product Clock Generation (OPCG) Circuitry for Low Power Aware Delay Test |
| サブタイトル（英） | |
| キーワード(1)（和/英） | / OPCG |
| キーワード(2)（和/英） | / delay test |
| キーワード(3)（和/英） | / low power |
| キーワード(4)（和/英） | / eda |
| キーワード(5)（和/英） | / asic |
| キーワード(6)（和/英） | / ate |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | Anis Uzzaman / Anis Uzzaman / Anis Uzzaman |
| 第1著者 所属（和/英） | ケイデンスデザインシステムズ/首都大学東京 (略称： 日本ケイデンス・デザイン・システムズ/首都大東京) Cadence Design Systems/Tokyo Metropolitan University (略称： Cadence Design Systems/Tokyo Metro. Univ) |
| 第2著者 氏名（和/英/ヨミ） | Brion Keller / Brion Keller / Brion Keller |
| 第2著者 所属（和/英） | ケイデンスデザインシステムズ (略称： 日本ケイデンス・デザイン・システムズ) Cadence Design Systems (略称： Cadence) |
| 第3著者 氏名（和/英/ヨミ） | Tom Snethen / Tom Snethen / Tom Snethen |
| 第3著者 所属（和/英） | ケイデンスデザインシステムズ (略称： 日本ケイデンス・デザイン・システムズ) Cadence Design Systems (略称： Cadence) |
| 第4著者 氏名（和/英/ヨミ） | 岩崎 一彦 / Kazuhiko Iwasaki / イワサキ カズヒコ |
| 第4著者 所属（和/英） | 首都大学東京 (略称： 首都大東京) Tokyo Metropolitan University (略称： Tokyo Metro. Univ) |
| 第5著者 氏名（和/英/ヨミ） | 新井 雅之 / Masayuki Arai / アライ マサユキ |
| 第5著者 所属（和/英） | 首都大学東京 (略称： 首都大東京) Tokyo Metropolitan University (略称： Tokyo Metro. Univ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第5著者 |
| 発表日時 | 2009-12-11 13:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2009-57 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.334 |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2009-12-04 (DC) |
[研究会発表申込システムのトップページに戻る]