| 講演抄録/キーワード |
| 講演名 |
2009-12-11 13:50
セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成について ○藤原克哉(秋田大)・藤原秀雄(奈良先端大)・玉本英夫(秋田大) DC2009-58 |
| 抄録 |
(和) |
セキュリティとテスタビリティは相反する性質であるが,それらを両立させることは重要である.セキュア(安全)でテスタブル(テスト容易)な回路設計が望まれている.筆者らは,代表的なテスト容易化設計手法であるスキャン設計において,シフトレジスタ等価回路を利用した安全でかつテスト容易なスキャン設計法を提案した.そのセキュリティレベルとして,攻撃者がスキャンレジスタの構造を特定する確率は,シフトレジスタと等価な回路数の逆数に比例することから,シフトレジスタ等価回路の個数を明らかにすることは重要である.本稿では,いくつかの線形回路構造を対象に,それらのシフトレジスタ等価回路族の濃度や,それらを含む全体のシフトレジスタ等価回路族の濃度の上限,下限を解析的及びシミュレーションにより明らかにする.さらに,各種のシフトレジスタ等価回路を列挙する問題,所望のシフトレジスタ等価回路を合成する問題,等を考察した. |
| (英) |
(Not available yet) |
| キーワード |
(和) |
テスト容易化設計 / セキュアスキャン / シフトレジスタ / 機能等価 / 列挙 / 合成 / / |
| (英) |
/ / / / / / / |
| 文献情報 |
信学技報, vol. 109, no. 334, DC2009-58, pp. 13-18, 2009年12月. |
| 資料番号 |
DC2009-58 |
| 発行日 |
2009-12-04 (DC) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
DC2009-58 |