お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-12-14 13:30
[ポスター講演]極低電力LSIのための間欠パルス回路
松下拓道上野憲一浅井哲也雨宮好仁北大ICD2009-89 エレソ技報アーカイブへのリンク:ICD2009-89
抄録 (和) LSIを間欠動作によって省電力化するためのタイマースイッチ回路を提案する。この回路はパルスを一定時間ごとに出力して後続のLSIを間欠動作させる。回路はリング発振器と負帰還ループからなり、リング発振のクロック信号を分周して間欠パルスを生成する。クロック信号の周期は基準の抵抗と容量で決める。クロック信号の分周方法によって間欠パルスの周期と幅を調節できる。回路内のMOSFETがすべてサブスレッショルド領域で動くように設計し、パルス生成の動作をシミュレーションで確認した。間欠パルスの周期と幅は数㎲~数日の範囲で任意に設定可能であり、消費電力は室温で0.2 µWであった。 
(英) We proposed a timer circuit for the intermittent operation of ultra-lowpower LSIs. The circuit consists of a clock oscillator, an array of T-flip-flops, and a logic circuit to produce intermittent pulses. The clock oscillator is a ring oscillator controlled by a reference resistor and a capacitor, and generates stable clocks whose frequency is determined by the time constant of the reference resistor and capacitor. The T-flip-flop array accepts the clocks and produces divided pulses. The logic circuit accepts the clocks and divided pulses and produces an intermittent pulse to switch the power of LSIs. Theoretical analyses and SPICE simulation with 0.35-um CMOS parameters showed that the power dissipation of our timer circuit was 0.2 uW or less and that the period and width of the intermittent pulse could be controlled in a range from microseconds to days. Our timer circuit would be an useful device for the low-power operation of power-aware LSIs.
キーワード (和) CMOS / 間欠動作 / 参照クロック / 発振器 / 極低消費電力 / / /  
(英) CMOS / intermittent operation / reference clock timer / oscillator / Ultra-low power / / /  
文献情報 信学技報, vol. 109, no. 336, ICD2009-89, pp. 65-70, 2009年12月.
資料番号 ICD2009-89 
発行日 2009-12-07 (ICD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード ICD2009-89 エレソ技報アーカイブへのリンク:ICD2009-89

研究会情報
研究会 ICD  
開催期間 2009-12-14 - 2009-12-15 
開催地(和) 静岡大学(浜松) 
開催地(英) Shizuoka University (Hamamatsu) 
テーマ(和) 若手研究会 
テーマ(英)  
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2009-12-ICD 
本文の言語 日本語 
タイトル(和) 極低電力LSIのための間欠パルス回路 
サブタイトル(和)  
タイトル(英) Intermittent Pulse Generator for Ultra-Low Power LSIs 
サブタイトル(英)  
キーワード(1)(和/英) CMOS / CMOS  
キーワード(2)(和/英) 間欠動作 / intermittent operation  
キーワード(3)(和/英) 参照クロック / reference clock timer  
キーワード(4)(和/英) 発振器 / oscillator  
キーワード(5)(和/英) 極低消費電力 / Ultra-low power  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 松下 拓道 / Hiromichi Matsushita / マツシタ ヒロミチ
第1著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido University (略称: Hokkaido Univ.)
第2著者 氏名(和/英/ヨミ) 上野 憲一 / Ken Ueno / ウエノ ケンイチ
第2著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido University (略称: Hokkaido Univ.)
第3著者 氏名(和/英/ヨミ) 浅井 哲也 / Tetsuya Asai / アサイ テツヤ
第3著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido University (略称: Hokkaido Univ.)
第4著者 氏名(和/英/ヨミ) 雨宮 好仁 / Yoshihito Amemiya / アメミヤ ヨシヒト
第4著者 所属(和/英) 北海道大学 (略称: 北大)
Hokkaido University (略称: Hokkaido Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-12-14 13:30:00 
発表時間 190分 
申込先研究会 ICD 
資料番号 ICD2009-89 
巻番号(vol) vol.109 
号番号(no) no.336 
ページ範囲 pp.65-70 
ページ数
発行日 2009-12-07 (ICD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会