講演抄録/キーワード |
講演名 |
2009-12-14 13:30
[ポスター講演]極低電力LSIのための間欠パルス回路 ○松下拓道・上野憲一・浅井哲也・雨宮好仁(北大) ICD2009-89 エレソ技報アーカイブへのリンク:ICD2009-89 |
抄録 |
(和) |
LSIを間欠動作によって省電力化するためのタイマースイッチ回路を提案する。この回路はパルスを一定時間ごとに出力して後続のLSIを間欠動作させる。回路はリング発振器と負帰還ループからなり、リング発振のクロック信号を分周して間欠パルスを生成する。クロック信号の周期は基準の抵抗と容量で決める。クロック信号の分周方法によって間欠パルスの周期と幅を調節できる。回路内のMOSFETがすべてサブスレッショルド領域で動くように設計し、パルス生成の動作をシミュレーションで確認した。間欠パルスの周期と幅は数㎲~数日の範囲で任意に設定可能であり、消費電力は室温で0.2 µWであった。 |
(英) |
We proposed a timer circuit for the intermittent operation of ultra-lowpower LSIs. The circuit consists of a clock oscillator, an array of T-flip-flops, and a logic circuit to produce intermittent pulses. The clock oscillator is a ring oscillator controlled by a reference resistor and a capacitor, and generates stable clocks whose frequency is determined by the time constant of the reference resistor and capacitor. The T-flip-flop array accepts the clocks and produces divided pulses. The logic circuit accepts the clocks and divided pulses and produces an intermittent pulse to switch the power of LSIs. Theoretical analyses and SPICE simulation with 0.35-um CMOS parameters showed that the power dissipation of our timer circuit was 0.2 uW or less and that the period and width of the intermittent pulse could be controlled in a range from microseconds to days. Our timer circuit would be an useful device for the low-power operation of power-aware LSIs. |
キーワード |
(和) |
CMOS / 間欠動作 / 参照クロック / 発振器 / 極低消費電力 / / / |
(英) |
CMOS / intermittent operation / reference clock timer / oscillator / Ultra-low power / / / |
文献情報 |
信学技報, vol. 109, no. 336, ICD2009-89, pp. 65-70, 2009年12月. |
資料番号 |
ICD2009-89 |
発行日 |
2009-12-07 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2009-89 エレソ技報アーカイブへのリンク:ICD2009-89 |