| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-12-15 17:00 誘導結合通信を用いた低消費電力・高性能三次元プロセッサの開発 ～ 90nm CMOSマルチコアプロセッサと65nm CMOS SRAMの三次元システム集積 ～ ○新津葵一（慶大/学振）・島崎靖久（慶大/ルネサステクノロジ）・杉森靖史・小浜由範・春日一貴（慶大）・野々村 到（ルネサステクノロジ）・佐圓 真・小松成亘・長田健一・入江直彦（日立）・服部俊洋・長谷川 淳（ルネサステクノロジ）・黒田忠広（慶大）  ICD2009-105 |
|
| 抄録 | （和） | 90nm CMOSプロセッサ上に、65nm CMOS SRAMを積層し、誘導結合を用いた三次元LSIシステムを構築した。積層されたチップ間は、誘導結合にて接続されている。試作した三次元LSIシステムを測定し、システムレベルでの動作実証に成功した。提案する2段階タイミング調整技術、狭パルス通信技術を用いて、低消費電力動作、ならびに実用レベルに耐えうる高い信頼性を実現した。従来技術に比べ、消費電力を1/30に、面積を1/3に削減することに成功した。さらに、ワイヤ埋め込み技術とオープンスキップインダクタ技術を開発し、SRAMを複数枚積層することに成功した。 |
| （英） | A 90nm CMOS processor is mounted face down on a package by C4 bump and a 65nm CMOS 1MB SRAM is glued on it face up. The two chips under different supply voltages are AC-coupled by inductive coupling that provides 19.2Gb/s data link. Measured power and area efficiency of the link is 1pJ/b and 0.15mm^2/Gbps, which is 1/30 and 1/3 in comparison with the DDR2 interface respectively. Furthermore, multi-SRAM stacking incorporating a wire-penetrating technique and an open-skipped inductor scheme is successfully demonstrated. | |
| キーワード | （和） | CMOS / プロセッサ / メモリ / 誘導結合 / 無線通信 / チップ間インタフェース / 低電力化技術 / 三次元集積 |
| （英） | CMOS / Processor / Memory / Inductive-Coupling / Wireless Communication / Inter-Chip Interface / Low-Power Technique / 3D Integration | |
| 文献情報 | 信学技報, vol. 109, no. 336, ICD2009-105, pp. 163-168, 2009年12月. | |
| 資料番号 | ICD2009-105 | |
| 発行日 | 2009-12-07 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2009-105 |
|
| 研究会情報 | |
| 研究会 | ICD |
| 開催期間 | 2009-12-14 - 2009-12-15 |
| 開催地（和） | 静岡大学（浜松） |
| 開催地（英） | Shizuoka University (Hamamatsu) |
| テーマ（和） | 若手研究会 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2009-12-ICD |
| 本文の言語 | 日本語 |
| タイトル（和） | 誘導結合通信を用いた低消費電力・高性能三次元プロセッサの開発 |
| サブタイトル（和） | 90nm CMOSマルチコアプロセッサと65nm CMOS SRAMの三次元システム集積 |
| タイトル（英） | A 3D Processor Using Inductive-Coupling Inter-Chip Link |
| サブタイトル（英） | 3D System Integration of a 90nm CMOS Processor and a 65nm CMOS SRAM |
| キーワード(1)（和/英） | CMOS / CMOS |
| キーワード(2)（和/英） | プロセッサ / Processor |
| キーワード(3)（和/英） | メモリ / Memory |
| キーワード(4)（和/英） | 誘導結合 / Inductive-Coupling |
| キーワード(5)（和/英） | 無線通信 / Wireless Communication |
| キーワード(6)（和/英） | チップ間インタフェース / Inter-Chip Interface |
| キーワード(7)（和/英） | 低電力化技術 / Low-Power Technique |
| キーワード(8)（和/英） | 三次元集積 / 3D Integration |
| 第1著者 氏名（和/英/ヨミ） | 新津 葵一 / Kiichi Niitsu / ニイツ キイチ |
| 第1著者 所属（和/英） | 慶應義塾大学/日本学術振興会 (略称： 慶大/学振) Keio University/Japan Society for the Promotion of Science (略称： Keio Univ./JST) |
| 第2著者 氏名（和/英/ヨミ） | 島崎 靖久 / Yasuhisa Shimazaki / シマザキ ヤスヒサ |
| 第2著者 所属（和/英） | 慶應義塾大学/ルネサステクノロジ (略称： 慶大/ルネサステクノロジ) Keio University/Renesas Technology Corp. (略称： Keio Univ./Renesas Technology) |
| 第3著者 氏名（和/英/ヨミ） | 杉森 靖史 / Yasufumi Sugimori / スギモリ ヤスフミ |
| 第3著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 小浜 由範 / Yoshinori Kohama / コハマ ヨシノリ |
| 第4著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 春日 一貴 / Kazutaka Kasuga / カスガ カズタカ |
| 第5著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 野々村 到 / Itaru Nonomura / ノノムラ イタル |
| 第6著者 所属（和/英） | ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas Technology) |
| 第7著者 氏名（和/英/ヨミ） | 佐圓 真 / Makoto Saen / サエン マコト |
| 第7著者 所属（和/英） | 日立製作所 (略称： 日立) Hitachi Limited (略称： Hitachi) |
| 第8著者 氏名（和/英/ヨミ） | 小松 成亘 / Shigenobu Komatsu / コマツ シゲノブ |
| 第8著者 所属（和/英） | 日立製作所 (略称： 日立) Hitachi Limited (略称： Hitachi) |
| 第9著者 氏名（和/英/ヨミ） | 長田 健一 / Kenichi Osada / オサダ ケンイチ |
| 第9著者 所属（和/英） | 日立製作所 (略称： 日立) Hitachi Limited (略称： Hitachi) |
| 第10著者 氏名（和/英/ヨミ） | 入江 直彦 / Naohiko Irie / イリエ ナオヒコ |
| 第10著者 所属（和/英） | 日立製作所 (略称： 日立) Hitachi Limited (略称： Hitachi) |
| 第11著者 氏名（和/英/ヨミ） | 服部 俊洋 / Toshihiro Hattori / ハットリ トシヒロ |
| 第11著者 所属（和/英） | ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas Technology) |
| 第12著者 氏名（和/英/ヨミ） | 長谷川 淳 / Atsushi Hasegawa / ハセガワ アツシ |
| 第12著者 所属（和/英） | ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas Technology) |
| 第13著者 氏名（和/英/ヨミ） | 黒田 忠広 / Tadahiro Kuroda / クロダ タダヒロ |
| 第13著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-12-15 17:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2009-105 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.336 |
| ページ範囲 | pp.163-168 |
| ページ数 | 6 |
| 発行日 | 2009-12-07 (ICD) |
[研究会発表申込システムのトップページに戻る]