お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-01-26 16:45
ディジタルフィルタのハードウェア特殊化と制振制御への応用
手塚康瑛市川周一野田善之豊橋技科大VLD2009-82 CPSY2009-64 RECONF2009-67
抄録 (和) 一般に論理回路の入力を(一部でも) 固定すれば,定数伝播により論理が簡単化され,回路規模が削減される.論理段数の減少とレイアウト面積の縮小により,回路動作の高速化も期待できる.こうした技術をハードウェア特殊化とよぶ.本研究の目的は,ディジタルフィルタと制振制御システムの実装について,ハードウェア特殊化技術の効果を検証することである.Altera Cyclone III FPGA とQuartus II を用いた設計評価の結果,3 次Butterworth 特性のローパスフィルタをIIR ディジタルフィルタとして実装した場合,フィルタのゲインパラメータを固定することにより論理規模は44~60%削減できることがわかった.ローパスフィルタとノッチフィルタによるハイブリッド整形法においても,パラメータの固定により論理規模は52%削減された.ローパスフィルタつきPreshaping においては,パラメータ固定で92%の削減,入力波形を方形波に固定することで89%の削減が得られた.入力波形を固定した場合,論理規模は入力波形を表現するビット幅に線形に依存することがわかった. 
(英) The logic circuit can generally be reduced, if any input of the circuit is given as a constant. The derived circuit
might be even faster than the original, because of the reduction of logic depth and layout area. Since the derived circuit is
specialized to a specific input, such technique is called as hardware specialization. The purpose of this study is to evaluate
the hardware specialization technique in digital filters and vibration control systems. Altera Cyclone III FPGA and Quartus II
software were adopted as evaluation platform. In case of a third-order Butterworth low-pass filter, its logic scale was reduced
to 40–56% of the original by fixing the gain parameters. In a hybrid-shaped approach with a low-pass filter and a notch filter,
the logic scale was reduced to 48% of the original by fixing the parameters of these filters. In a preshaping circuit with a
low-pass filter, the respective logic scale was reduced to 7.5% and 11% of the original by fixing parameters and input wave
form. In the circuits specialized to a fixed wave form, the logic scale was a linear function of the bit width of the input data.
キーワード (和) FPGA / ディジタルフィルタ / ハードウェア特殊化 / 部分評価 / / / /  
(英) FPGA / Digital Filter / Hardware Specialization / partial evaluation / / / /  
文献情報 信学技報, vol. 109, no. 395, RECONF2009-67, pp. 83-88, 2010年1月.
資料番号 RECONF2009-67 
発行日 2010-01-19 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2009-82 CPSY2009-64 RECONF2009-67

研究会情報
研究会 IPSJ-SLDM VLD CPSY RECONF  
開催期間 2010-01-26 - 2010-01-27 
開催地(和) 慶應義塾大学日吉キャンパス 
開催地(英) Keio Univ (Hiyoshi Campus) 
テーマ(和) FPGA応用および一般 
テーマ(英) FPGA Applications, etc 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2010-01-SLDM-VLD-CPSY-RECONF 
本文の言語 日本語 
タイトル(和) ディジタルフィルタのハードウェア特殊化と制振制御への応用 
サブタイトル(和)  
タイトル(英) Hardware Specialization of Digital Filters for Vibration Control 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) ディジタルフィルタ / Digital Filter  
キーワード(3)(和/英) ハードウェア特殊化 / Hardware Specialization  
キーワード(4)(和/英) 部分評価 / partial evaluation  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 手塚 康瑛 / Yasuaki Tezuka / テヅカ ヤスアキ
第1著者 所属(和/英) 豊橋技術科学大学 (略称: 豊橋技科大)
Toyohashi University of Technology (略称: Toyohashi Univ. of Tech.)
第2著者 氏名(和/英/ヨミ) 市川 周一 / Shuichi Ichikawa / イチカワ シュウイチ
第2著者 所属(和/英) 豊橋技術科学大学 (略称: 豊橋技科大)
Toyohashi University of Technology (略称: Toyohashi Univ. of Tech.)
第3著者 氏名(和/英/ヨミ) 野田 善之 / Yoshiyuki Noda / ノダ ヨシユキ
第3著者 所属(和/英) 豊橋技術科学大学 (略称: 豊橋技科大)
Toyohashi University of Technology (略称: Toyohashi Univ. of Tech.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2010-01-26 16:45:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 VLD2009-82, CPSY2009-64, RECONF2009-67 
巻番号(vol) vol.109 
号番号(no) no.393(VLD), no.394(CPSY), no.395(RECONF) 
ページ範囲 pp.83-88 
ページ数
発行日 2010-01-19 (VLD, CPSY, RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会