| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-01-27 11:15 スケーラブルFPGAシステムにおけるハードウェア拡張方式 ○中條拓伯（東京農工大）・三好健文（東工大）・船田悟史（イーツリーズ・ジャパン）・坂本龍一（東京農工大）  VLD2009-89 CPSY2009-71 RECONF2009-74 |
|
| 抄録 | （和） | 近年，高性能計算(HPC) の分野において，膨大な処理を要する計算に対して，定型化されたアルゴリズムをFPGA によりハードウェア化する動きがある．しかしながら，FPGA の容量には限界があり，大規模な回路を実現するためには，FPGA ボード間を高速シリアル通信技術を活用し，物理的に分散したFPGA 間において，論理的に一つの大規模回路を実現するための機構が必要である．本論文では，現在開発を進めているスケーラブルFPGA システムにハードウェアを拡張するための機構を提案し，その実現可能性について議論し，今後の発展性について述べる． |
| （英） | Currently, in a field of high performance computing, some FPGAs are utilized to accelerate processing against some formalized algorithms which need a vast amount of calculations. However, due to the limitation of FPGA capacity, in order to implement a large size of circuits, a mechanism to implement a logical single large circuit using fast serial links among many FPGAs is necessary. In this paper, we propose a mechanism to expand hardware in the Scalable FPGA system which has been currently developed. We discuss its feasibility to expand a hardware circuit with the mechanism as well as future evolutions. | |
| キーワード | （和） | FPGA / 回路分割 / 高速シリアル通信 / / / / / |
| （英） | FPGA / partioning circuits / fast serial communication / / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 395, RECONF2009-74, pp. 125-130, 2010年1月. | |
| 資料番号 | RECONF2009-74 | |
| 発行日 | 2010-01-19 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-89 CPSY2009-71 RECONF2009-74 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM VLD CPSY RECONF |
| 開催期間 | 2010-01-26 - 2010-01-27 |
| 開催地（和） | 慶應義塾大学日吉キャンパス |
| 開催地（英） | Keio Univ (Hiyoshi Campus) |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2010-01-SLDM-VLD-CPSY-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | スケーラブルFPGAシステムにおけるハードウェア拡張方式 |
| サブタイトル（和） | |
| タイトル（英） | Expansion of Hardware in a Scalable FPGA System |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 回路分割 / partioning circuits |
| キーワード(3)（和/英） | 高速シリアル通信 / fast serial communication |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 中條 拓伯 / Hironori Nakajo / ナカジョウ ヒロノリ |
| 第1著者 所属（和/英） | 東京農工大 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agr and Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 三好 健文 / Takefumi Miyoshi / ミヨシ タケフミ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 船田 悟史 / Satoshi Funada / フナダ サトシ |
| 第3著者 所属（和/英） | イーツリーズ・ジャパン (略称： イーツリーズ・ジャパン) e-trees.Japan, Inc (略称： e-trees.Japan, Inc) |
| 第4著者 氏名（和/英/ヨミ） | 坂本 龍一 / Ryuichi Sakamoto / サカモト リュウイチ |
| 第4著者 所属（和/英） | 東京農工大 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agr and Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-01-27 11:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2009-89, CPSY2009-71, RECONF2009-74 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.393(VLD), no.394(CPSY), no.395(RECONF) |
| ページ範囲 | pp.125-130 |
| ページ数 | 6 |
| 発行日 | 2010-01-19 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]