| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-01-27 14:30 部分再構成によるソフトコアプロセッサの故障回復手法 ○一ノ宮佳裕・田上士郎・尼崎太樹・久我守弘・末吉敏則（熊本大）  VLD2009-94 CPSY2009-76 RECONF2009-79 |
|
| 抄録 | （和） | SRAM型FPGA（Field Programmable Gate Array）は，再構成可能という特徴をもつ反面，ソフトエラーの影響により誤動作を引き起こすおそれがある．本論文では，TMR（Triple Modular Redundancy）と部分再構成を用いたソフトコアプロセッサの故障緩和・回復手法を検討した．特に，順序回路の部分再構成では内部状態が初期化されるため，冗長回路と内部状態を一致させることを目的として内部状態同期手法の提案を行った．また，ローカルメモリの高信頼化として，ECC（Error Correcting Code）の実装を行った．その結果，ベースシステムと比較して4.315 倍の回路規模となったが，6$\mu$s で故障状態からの復旧を可能とした． |
| （英） | This paper presents a technique for ensuring reliable softcore processor implemented on SRAM-based Field Programmable Gate Arrays (FPGAs). Although FPGA is easy to be attacked by Single Event Upsets (SEUs), it can clear these errors due to its reconfigurability. The circuit failure induced by SEU is able to mitigate and recover using Triple Modular Redundancy and Partial Reconfiguration. However, the reliability of the sequential circuit, such as processor, is not ensured only by these techniques, because the reconfiguration resets the states.We propose the synchronization technique after partial reconfiguration using a interrupt process. Additionally, we implement the Error Correcting Code to local memory to keep its reliability. Proposed system accomplish synchronization process only 6 $\mu s$ time overhead. | |
| キーワード | （和） | 三重冗長化 / 部分再構成 / 同期処理 / SEU / 高信頼化 / ECC / / |
| （英） | TMR / Partial Reconfiguration / synchronization process / SEU / reliability / ECC / / | |
| 文献情報 | 信学技報, vol. 109, no. 395, RECONF2009-79, pp. 155-160, 2010年1月. | |
| 資料番号 | RECONF2009-79 | |
| 発行日 | 2010-01-19 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-94 CPSY2009-76 RECONF2009-79 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM VLD CPSY RECONF |
| 開催期間 | 2010-01-26 - 2010-01-27 |
| 開催地（和） | 慶應義塾大学日吉キャンパス |
| 開催地（英） | Keio Univ (Hiyoshi Campus) |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2010-01-SLDM-VLD-CPSY-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 部分再構成によるソフトコアプロセッサの故障回復手法 |
| サブタイトル（和） | |
| タイトル（英） | Fault Recovery Technique for Softcore Processor using Partial Reconfiguration |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 三重冗長化 / TMR |
| キーワード(2)（和/英） | 部分再構成 / Partial Reconfiguration |
| キーワード(3)（和/英） | 同期処理 / synchronization process |
| キーワード(4)（和/英） | SEU / SEU |
| キーワード(5)（和/英） | 高信頼化 / reliability |
| キーワード(6)（和/英） | ECC / ECC |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 一ノ宮 佳裕 / Yoshihiro Ichinomiya / イチノミヤ ヨシヒロ |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 田上 士郎 / Shiro Tanoue / タノウエ シロウ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 久我 守弘 / Morihiro Kuga / クガ モリヒロ |
| 第4著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ |
| 第5著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-01-27 14:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2009-94, CPSY2009-76, RECONF2009-79 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.393(VLD), no.394(CPSY), no.395(RECONF) |
| ページ範囲 | pp.155-160 |
| ページ数 | 6 |
| 発行日 | 2010-01-19 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]