| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-01-27 10:50 スケーラブルFPGAシステムにおけるハードウェア・アクセラレーション ○中條拓伯・坂本龍一（東京農工大）  VLD2009-88 CPSY2009-70 RECONF2009-73 |
|
| 抄録 | （和） | 現在，教育機関において，ハードウェア実験／実習にFPGAが利用されている． また，FPGAを用いたハードウェア・アクセラレーションによる高性能計算の高速化がさまざまな研究機関，HPCベンダなどにおいて試みられている．本稿では，FPGAを用いた実験例を紹介し，FPGAを用いた高性能計算機の研究例，製品について述べ，教育用FPGAシステムを高性能計算に利用するために，高速なシリアル通信網で接続された複数のFPGAボードとマルチコアプロセッサからから構成されるスケーラブルFPGAシステムについて説明する． |
| （英） | Currently, FPGAs are utilized for hardware experiments or practices in many educational institutes. In a field of high performance computing, hardware acceleration with some FPGAs has been investigated in research institutes or HPC vendors. In this paper, experiments examples using FPGAs in some universities are introduced and researches of high performance computing systems with FPGAs are shown as well. Moreover, we propose a Scalable FPGA system which consists of several FPGA boards and multi-core processors each connected via fast serial link network. |
|
| キーワード | （和） | FPGA / 高速シリアル通信 / 高性能計算 / / / / / |
| （英） | FPGA / fast serial communication / high performance computing / / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 395, RECONF2009-73, pp. 119-124, 2010年1月. | |
| 資料番号 | RECONF2009-73 | |
| 発行日 | 2010-01-19 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-88 CPSY2009-70 RECONF2009-73 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM VLD CPSY RECONF |
| 開催期間 | 2010-01-26 - 2010-01-27 |
| 開催地（和） | 慶應義塾大学日吉キャンパス |
| 開催地（英） | Keio Univ (Hiyoshi Campus) |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2010-01-SLDM-VLD-CPSY-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | スケーラブルFPGAシステムにおけるハードウェア・アクセラレーション |
| サブタイトル（和） | |
| タイトル（英） | Hardware Acceleration in a Scalable FPGA System |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 高速シリアル通信 / fast serial communication |
| キーワード(3)（和/英） | 高性能計算 / high performance computing |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 中條 拓伯 / Hironori Nakajo / ナカジョウ ヒロノリ |
| 第1著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agr and Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 坂本 龍一 / Ryuichi Sakamoto / サカモト リュウイチ |
| 第2著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agr and Tech.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-01-27 10:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2009-88, CPSY2009-70, RECONF2009-73 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.393(VLD), no.394(CPSY), no.395(RECONF) |
| ページ範囲 | pp.119-124 |
| ページ数 | 6 |
| 発行日 | 2010-01-19 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]