お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-01-27 14:55
論理回路レベルにおけるクロストークによる遅延変動の推定方法
小林政幸仙頭 航豊永昌彦村岡道明高知大VLD2009-95 CPSY2009-77 RECONF2009-80
抄録 (和) 本稿では,微細化に伴い問題となっているクロストークにより変動する遅延時間を算出し,動的な解析によりクロストーク箇所およびタイミングエラー箇所を検出する手法を提案する.従来は,STAと回路シミュレータを用いてクロストークを解析していたが,本手法では,クロストークによる影響で増加する遅延時間算出式を用いて遅延時間を算出し,論理シミュレーションにバックアノテーションすることによりクロストーク箇所を検出できる.さらに,クロストークの影響によりタイミングエラーを生じる箇所を検出することを可能とする. 
(英) In this paper, a method which detects crosstalk points and timing error points by using the logic simulation with the back annotation of the delay time equation of crosstalk is proposed. The conventional method analyzed crosstalk with the static timing analysis and the circuit simulator. However, this method calculates the delay time increase of crosstalk by the delay time equation and can detect crosstalk points by using the logic simulation with the back annotation of the delay time. Furthermore, this method is able to detect crosstalk points which generate timing errors.
キーワード (和) クロストーク / 設計手法 / 論理シミュレーション / EDA / CAD / / /  
(英) Crosstalk / Design Methodology / Logic Simulation / EDA / CAD / / /  
文献情報 信学技報, vol. 109, no. 393, VLD2009-95, pp. 161-166, 2010年1月.
資料番号 VLD2009-95 
発行日 2010-01-19 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2009-95 CPSY2009-77 RECONF2009-80

研究会情報
研究会 IPSJ-SLDM VLD CPSY RECONF  
開催期間 2010-01-26 - 2010-01-27 
開催地(和) 慶應義塾大学日吉キャンパス 
開催地(英) Keio Univ (Hiyoshi Campus) 
テーマ(和) FPGA応用および一般 
テーマ(英) FPGA Applications, etc 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2010-01-SLDM-VLD-CPSY-RECONF 
本文の言語 日本語 
タイトル(和) 論理回路レベルにおけるクロストークによる遅延変動の推定方法 
サブタイトル(和)  
タイトル(英) An Estimation Method of Delay Time Variation by Crosstalk in Logic Circuit Level 
サブタイトル(英)  
キーワード(1)(和/英) クロストーク / Crosstalk  
キーワード(2)(和/英) 設計手法 / Design Methodology  
キーワード(3)(和/英) 論理シミュレーション / Logic Simulation  
キーワード(4)(和/英) EDA / EDA  
キーワード(5)(和/英) CAD / CAD  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 小林 政幸 / Masayuki Kobayashi / コバヤシ マサユキ
第1著者 所属(和/英) 高知大学 (略称: 高知大)
Kochi University (略称: Kochi Univ.)
第2著者 氏名(和/英/ヨミ) 仙頭 航 / Wataru Sento / セントウ ワタル
第2著者 所属(和/英) 高知大学 (略称: 高知大)
Kochi University (略称: Kochi Univ.)
第3著者 氏名(和/英/ヨミ) 豊永 昌彦 / Masahiko Toyonaga / トヨナガ マサヒコ
第3著者 所属(和/英) 高知大学 (略称: 高知大)
Kochi University (略称: Kochi Univ.)
第4著者 氏名(和/英/ヨミ) 村岡 道明 / Michiaki Muraoka / ムラオカ ミチアキ
第4著者 所属(和/英) 高知大学 (略称: 高知大)
Kochi University (略称: Kochi Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2010-01-27 14:55:00 
発表時間 25 
申込先研究会 VLD 
資料番号 VLD2009-95, CPSY2009-77, RECONF2009-80 
巻番号(vol) 109 
号番号(no) no.393(VLD), no.394(CPSY), no.395(RECONF) 
ページ範囲 pp.161-166 
ページ数
発行日 2010-01-19 (VLD, CPSY, RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会