講演抄録/キーワード |
講演名 |
2010-01-28 14:15
FPGAアレイに実装するポアソン方程式とCIP法演算回路の性能評価 ○佐藤一輝・黎 江・高橋健一・田向 権・小林祐一・関根優年(東京農工大) CAS2009-67 |
抄録 |
(和) |
近年,FPGAをHPC用途に使用する例が増加しつつある.
我々は,大規模FPGAを搭載し,三次元方向にI/Oを装備した小型カードを大量に集積したものをFPGAアレイとして提案してきた.
本稿では,このFPGAアレイに実装する回路をホストPCから容易に書き換えを可能とした手法や,FPGAアレイとホストPC間で実装したデータバスについて示す.
また,ポアソン方程式やCIP法を演算する回路をFPGAアレイに実装したときの性能について考察する.
さらに,同等の演算をマイクロプロセッサによるソフトウェア処理や,GPGPUの1つであるCUDAで行い,比較をした. |
(英) |
In recent years, the examples which use FPGA for the HPC use are increasing.
We proposed ”FPGA array” which accumulated a lot of small cards with the three-dimensional I/O that installed large-scale FPGA.
This paper is shown about the configuration process of FPGA array, and the data bus between FPGA array and the host PC.
We consider performance of FPGA array which implemented Poisson equation and CIP method.
In addition, we compared FPGA array with software processing by the microprocessor and CUDA. |
キーワード |
(和) |
FPGAアレイ / hw/sw複合体 / ポアソン方程式 / CIP法 / GPGPU / CUDA / / |
(英) |
FPGA Array / hw/sw complex / Poisson equation / CIP method / GPGPU / CUDA / / |
文献情報 |
信学技報, vol. 109, no. 396, CAS2009-67, pp. 19-24, 2010年1月. |
資料番号 |
CAS2009-67 |
発行日 |
2010-01-21 (CAS) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CAS2009-67 |