講演抄録/キーワード |
講演名 |
2010-01-29 13:25
Developing an Architecture for a Single-Flux Quantum Based Reconfigurable Accelerator ○Farhad Mehdipour(Kyushu Univ.)・Hiroaki Honda(ISIT)・Hiroshi Kataoka・Koji Inoue・Kazuaki Murakami(Kyushu Univ.) ICD2009-111 エレソ技報アーカイブへのリンク:ICD2009-111 |
抄録 |
(和) |
ハイパフォーマンスコンピューティングの一つの解決法として大規模再構成可能データパス (LSRDP) プロセッサーを導入した。この LSRDP は単一磁束量子回路を用い実装され、汎用プロセッサと協調動作する.
その際に科学技術計算から抽出されたデータフローグラフ (DFG) の直接の加速実行を行う.
本論文では LSRDP アーキテクチャのデザイン手法,ならびに LSRDP への DFG のマッピングの際に面積を削減する手法について議論する. |
(英) |
As a solution to gain high performance computation, a large scale reconfigurable data-path (LSRDP) processor is
introduced in this paper. LSRDP is implemented by virtue of
single-flux quantum circuits and integrated to a general
purpose processor to accelerate the execution of data flow
graphs (DFGs) extracted from scientific applications. Design
procedure of the LSRDP and particularly the process of
mapping DFGs onto the LSRDP are discussed and our
techniques for reducing the area of accelerator will be
presented as well. |
キーワード |
(和) |
再構成可能アクセラレーター / 単一磁束量子回路 / データフローグラフ / 配置ならびにルーティング / / / / |
(英) |
Reconfigurable accelerator / Single-flux quantum circuit / data flow graph / placement and routing / / / / |
文献情報 |
信学技報, vol. 109, no. 405, ICD2009-111, pp. 99-104, 2010年1月. |
資料番号 |
ICD2009-111 |
発行日 |
2010-01-21 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2009-111 エレソ技報アーカイブへのリンク:ICD2009-111 |