| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-02-15 13:20 差分による遅延測定法の実行時間と面積の削減 ○田辺 融・湊 浩久・加藤健太郎・難波一輝・伊藤秀男（千葉大）  DC2009-71 |
|
| 抄録 | （和） | 近年のVLSIにおける微細化や高集積化，高速化に伴い，回路内の信号伝播時間がわずかに変化する微小遅延欠陥が問題視されている．製造テスト時に微小遅延欠陥を検出する方法として，テスト対象回路内のパス遅延時間を実測する遅延測定手法が用いられる．本稿では，従来研究の差分による遅延測定法における実装回路面積と測定実行時間の削減を目的として，従来手法に対する改良手法を提案する．従来の測定回路構造で用いられていたフリップフロップの冗長部分を削減し，さらにテスト応答をテストデータとして再利用する．これにより，従来手法よりも測定実行時間を45~65%削減し，面積オーバヘッドを20~35%程度削減することが可能となる． |
| （英） | Since VLSI is in nanoscase size, high density and high speed in recent years, small-delay defects which change propagation time of a signal in the circuit become a serious problem. The techniques for measurement of the actual delay time of a path in the circuit are useful for detection of small-delay defects during manufacturing testing. This paper presents a method to reduce the execution times and the areas for the method of a delay measurement by using subtraction. Evaluation shows that the areas overhead and the execution times for the proposed method are about 20~35% smaller and 45~65% shorter than those for the conventional method respectively. | |
| キーワード | （和） | VLSI / 遅延故障 / テスト / スキャンパス / 微小遅延欠陥 / 測定 / / |
| （英） | VLSI / delay fault / testing / scan path / small-delay defect / measurement / / | |
| 文献情報 | 信学技報, vol. 109, no. 416, DC2009-71, pp. 39-44, 2010年2月. | |
| 資料番号 | DC2009-71 | |
| 発行日 | 2010-02-08 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2009-71 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2010-02-15 - 2010-02-15 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2010-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 差分による遅延測定法の実行時間と面積の削減 |
| サブタイトル（和） | |
| タイトル（英） | Reduction of execution times and areas for delay measurement by subtraction |
| サブタイトル（英） | |
| キーワード(1)（和/英） | VLSI / VLSI |
| キーワード(2)（和/英） | 遅延故障 / delay fault |
| キーワード(3)（和/英） | テスト / testing |
| キーワード(4)（和/英） | スキャンパス / scan path |
| キーワード(5)（和/英） | 微小遅延欠陥 / small-delay defect |
| キーワード(6)（和/英） | 測定 / measurement |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 田辺 融 / Toru Tanabe / タナベ トオル |
| 第1著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 湊 浩久 / Hirohisa Minato / ミナト ヒロヒサ |
| 第2著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 加藤 健太郎 / Kentaroh Katoh / カトウ ケンタロウ |
| 第3著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 難波 一輝 / Kazuteru Namba / ナンバ カズテル |
| 第4著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 伊藤 秀男 / Hideo Ito / イトウ ヒデオ |
| 第5著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-02-15 13:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2009-71 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.416 |
| ページ範囲 | pp.39-44 |
| ページ数 | 6 |
| 発行日 | 2010-02-08 (DC) |
[研究会発表申込システムのトップページに戻る]