| 講演抄録/キーワード |
| 講演名 |
2010-04-23 09:55
[依頼講演] Multi-stacked 1G cell/layer Pipe-shaped BiCS Flash Memory ○前田高志・板垣清太郎・菱田智雄・勝又竜太・鬼頭 傑・福住嘉晃・木藤 大・田中啓安・小森陽介・石月 恵・松並絢也・藤原友子・青地英明・岩田佳久・渡辺陽二(東芝) ICD2010-12 |
| 抄録 |
(和) |
大容量、低ビットコストのメモリデバイス実用化の第一歩として、3次元構造を持つメモリ素子を使ったパイプ型BiCSフラッシュメモリのテストチップを試作した。本テストチップは、60nmルールの加工技術を用いたメモリセルを16層積層しており、さらに、多値動作(2bit/cell)を可能にすることで、32Gbitのメモリ容量を持つ。積層化と多値化により、1bitあたりの実効セル面積として0.00082um2を実現した。 |
| (英) |
(Not available yet) |
| キーワード |
(和) |
BiCS技術 / 積層構造 / NANDフラッシュメモリ / / / / / |
| (英) |
/ / / / / / / |
| 文献情報 |
信学技報, vol. 110, no. 9, ICD2010-12, pp. 65-68, 2010年4月. |
| 資料番号 |
ICD2010-12 |
| 発行日 |
2010-04-15 (ICD) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
ICD2010-12 |