| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-05-14 13:40 マルチFPGAプラットフォームFLOPS-2Dにおける演算パイプラインの実装 森下博和・○田舎片健太（慶大）・長名保範（成蹊大）・藤田直行（JAXA）・天野英晴（慶大）  RECONF2010-16 |
|
| 抄録 | （和） | 近年，航空機の部品設計のシミュレーションに，計算流体力学(CFD: Computational Fluid Dynamics) が用いられている．実用的なCFD アプリケーションであるUPACS(Unified Platform For Aerospace Computaitonal Simulation) には，種々の解法を任意に選択できるという利点があり，汎用性が高いという特徴がある．本研究では，UPACS の主要サブルーチンの一つである乱流項における制度修正部(TMUSCL: Monotone Upstream-centerd Schemes for Conservation Laws) を我々が開発しているマルチFPGA システム: FLOPS-2D(Flexibly Linkable Object for Programmable System) 上に実装し，実機動作を確認した．FPGA 上へ実装するにあたり，MUSCL のデータフローから作成した演算パイプラインは規模が大きいため，適切な点で2 つに分割した．また，分割後の各回路にはRER(Resource Estimation and Re-configuration) というツールを用いて最適化を行った．結果として，演算順序やパイプライン構造を最適化することで，2 枚のFLOPS ボード間の通信を含んでも，約60%のパイプライン利用率を達成することができ，2.66GHz のIntel Core 2Duo 上での実行に対して6.16-23.19 倍の性能向上が確認された． |
| （英） | Recently, CFD has been attracted as a useful simulation method for aerocraft components. UPACS, one of the practical CFD packages, supports various selectability and has high versatility. In this work, a custom machine for efficient execution of MUSCL; a core function in UPACS was implemented on FLOPS-2D: Multi-FPGA reconfigurable system. To implement on FLOPS-2D, the deep and complicated arithmetic pipeline generated from MUSCL dataflow was divided into two FPGA boards, then each divided pipeline was optimized by a tuning tool called RER. With optimization of the order of operations and pipeline structure, about 60 % utilization of the pipeline is achieved even by using serial links between two boards. The execution time is 6.16-23.19 times faster than that of the software on 2.66 GHz Intel Core 2 Duo processor. | |
| キーワード | （和） | マルチFPGAシステム / CFD / 高速化 / / / / / |
| （英） | Multi-FPGA system / CFD / Acceleration / / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 32, RECONF2010-16, pp. 87-92, 2010年5月. | |
| 資料番号 | RECONF2010-16 | |
| 発行日 | 2010-05-06 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2010-16 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2010-05-13 - 2010-05-14 |
| 開催地（和） | 長崎温泉 やすらぎ伊王島 (長崎市伊王島町) |
| 開催地（英） | |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2010-05-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | マルチFPGAプラットフォームFLOPS-2Dにおける演算パイプラインの実装 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Arithmetic Pipeline on FLOPS-2D:Multi-FPGA Platform |
| サブタイトル（英） | |
| キーワード(1)（和/英） | マルチFPGAシステム / Multi-FPGA system |
| キーワード(2)（和/英） | CFD / CFD |
| キーワード(3)（和/英） | 高速化 / Acceleration |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 森下 博和 / Hirokazu Morishita / モリシタ ヒロカズ |
| 第1著者 所属（和/英） | 慶応義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 田舎片 健太 / Kenta Inakagata / イナカガタ ケンタ |
| 第2著者 所属（和/英） | 慶応義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 長名 保範 / Yasunori Osana / オサナ ヤスノリ |
| 第3著者 所属（和/英） | 成蹊大学 (略称： 成蹊大) Seikei University (略称： Seikei Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 藤田 直行 / Naoyuki Fujita / フジタ ナオユキ |
| 第4著者 所属（和/英） | 宇宙航空研究開発機構 (略称： JAXA) Japan Aerospace Exploration Agency (略称： JAXA) |
| 第5著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第5著者 所属（和/英） | 慶応義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 講演者 | 第2著者 |
| 発表日時 | 2010-05-14 13:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2010-16 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.32 |
| ページ範囲 | pp.87-92 |
| ページ数 | 6 |
| 発行日 | 2010-05-06 (RECONF) |
[研究会発表申込システムのトップページに戻る]