| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-08-05 13:30 2パス限定投機システムにおける投機的メモリアクセスの検討 ○十鳥弘泰・福田明宏・津田 翼・大津金光・横田隆史・馬場敬信（宇都宮大）  CPSY2010-18 |
|
| 抄録 | （和） | 我々は，ループ中の実行頻度上位2位の経路 (パス) に着目し，それらを投機的に並列実行することでプログラムを高速化する2パス限定投機方式，および，同方式を実現するマルチコアプロセッサとして2パス限定投機システムPALSを提案している． 本稿では，PALSのハードウェアコストの中で大きな割合を占めるメモリアクセス機構について，Memory Buffer (MB) に必要なエントリ数の検討を行う． また，投機的メモリアクセスによるメモリの依存関係が存在するループに対して，高速化を達成するためのコード最適化手法についての検討を行う． SPEC CPU2000およびMediaBenchの調査結果から，MBには24エントリが必要最小限となることを示す． ループ中のメモリ依存違反を引き起こすロード命令をループ外に移動することで，最大約2.5倍の速度向上を達成できることを示す． |
| （英） | We have proposed two-path limited speculation method and a multi-core processor architecture PALS which based on the method. In this method, two paths of the highest execution frequency are speculatively executed for speed-up of program's loop. In this paper, we investigate the minimum entry required for Memory Buffer (MB) that structures memory access mechanism in the PALS architecture. Since the mechanism requires large hardware cost in the PALS architecture. And we also consider code optimization technique for the loops that include inter-memory dependence. We show that MB requires 24 entries by evaluating the number of store instructions in the loops of SPEC CPU2000 and MediaBench programs. We achieved about 250\% speed-up by moving load instructions which are cause of inter-memory dependence to outside of loops. |
|
| キーワード | （和） | マルチコアプロセッサ / 投機的マルチスレッド実行 / 投機的メモリアクセス / 2パス限定投機方式 / / / / |
| （英） | multi-core processor / speculative multithreading / speculative memory access / two-path limited speculation method / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 167, CPSY2010-18, pp. 61-66, 2010年8月. | |
| 資料番号 | CPSY2010-18 | |
| 発行日 | 2010-07-28 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2010-18 |
|
| 研究会情報 | |
| 研究会 | CPSY DC |
| 開催期間 | 2010-08-03 - 2010-08-05 |
| 開催地（和） | 金沢市文化ホール |
| 開催地（英） | Kanazawa Cultural Hall |
| テーマ（和） | 2010年並列／分散／協調処理に関する 『金沢』サマー・ワークショップ |
| テーマ（英） | Summer United Workshops on Parallel, Distributed and Cooperative Processing |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2010-08-CPSY-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 2パス限定投機システムにおける投機的メモリアクセスの検討 |
| サブタイトル（和） | |
| タイトル（英） | A Consideration of Speculative Memory Access in Two-Path Limited Speculation System |
| サブタイトル（英） | |
| キーワード(1)（和/英） | マルチコアプロセッサ / multi-core processor |
| キーワード(2)（和/英） | 投機的マルチスレッド実行 / speculative multithreading |
| キーワード(3)（和/英） | 投機的メモリアクセス / speculative memory access |
| キーワード(4)（和/英） | 2パス限定投機方式 / two-path limited speculation method |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 十鳥 弘泰 / Hiroyoshi Jutori / ジュウトリ ヒロヨシ |
| 第1著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 福田 明宏 / Akihiro Fukuda / フクダ アキヒロ |
| 第2著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 津田 翼 / Tsubasa Tsuda / ツダ ツバサ |
| 第3著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 大津 金光 / Kanemitsu Ootsu / オオツ カネミツ |
| 第4著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 横田 隆史 / Takashi Yokota / ヨコタ タカシ |
| 第5著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 馬場 敬信 / Takanobu Baba / ババ タカノブ |
| 第6著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-08-05 13:30:00 |
| 発表時間 | 30分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2010-18 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.167 |
| ページ範囲 | pp.61-66 |
| ページ数 | 6 |
| 発行日 | 2010-07-28 (CPSY) |
[研究会発表申込システムのトップページに戻る]