| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-09-16 13:50 RSA暗号を高速化する再構成型プロセッサの検討 ○玉置貴俊・谷川一哉・弘中哲夫（広島市大）  RECONF2010-22 |
|
| 抄録 | （和） | RSA 暗号の暗号化・復号化の処理には大量のべき乗計算と1024bit 以上という多倍長の剰余計算が必要で ある．そのため，多倍長演算をハードウェア化により高速化する手法が提案されているが，その場合は大きいビット 幅の演算器を使用する代わりに，小さいビット幅の演算器を多数組み合わせて行うのが一般的である．しかし，その ような方法で多倍長演算の乗算を行った場合には加算器で発生したキャリー同士を加算する必要があり，その計算が 大きな遅延となる．そこで，本稿ではキャリーを効率的に計算する演算器を用いた再構成型プロセッサの検討を行っ た．その再構成型プロセッサにRSA 暗号を実装した結果，検討前の再構成型プロセッサと比べ使用する演算器数は 1/328，実行時間は1/22 に短縮された． |
| （英） | Encrypting and decrypting RSA require many exponentiation calculations, and modulo calculation with bit-with wider than 1024bit. To accelerate such calculations, many researchers have developed hardware accelerators. These hardware accelerators deal with large bit width by using many operation units with smaller bit width. However, the calculation method requires many additions to sum up carry outputs caused by summation, which increase execution time of RSA cryptography. This paper shows a novel reconfigurable processor which has an acceleration mechanism for such carry calculations. We evaluated the performance and usage of hardware resources. Compared with the reconfigurable processor without the proposed carry acceleration, as the result the number of computing units used was decreased to 1/318, and the execution time was decreased to 1/22. |
|
| キーワード | （和） | RSA暗号 / 再構成型プロセッサ / 多倍長演算 / / / / / |
| （英） | RSA cryptographic / reconfigurable processor / long bit-width operation / / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 204, RECONF2010-22, pp. 25-30, 2010年9月. | |
| 資料番号 | RECONF2010-22 | |
| 発行日 | 2010-09-09 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2010-22 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2010-09-16 - 2010-09-17 |
| 開催地（和） | 静岡大学(工学部2号館) |
| 開催地（英） | Shizuoka University (Faculty of Eng., Hall 2) |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2010-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | RSA暗号を高速化する再構成型プロセッサの検討 |
| サブタイトル（和） | |
| タイトル（英） | A Consideration of Reconfigurable Processor for RSA Cryptography |
| サブタイトル（英） | |
| キーワード(1)（和/英） | RSA暗号 / RSA cryptographic |
| キーワード(2)（和/英） | 再構成型プロセッサ / reconfigurable processor |
| キーワード(3)（和/英） | 多倍長演算 / long bit-width operation |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 玉置 貴俊 / Takatoshi Tamaoki / タマオキ タカトシ |
| 第1著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： hcu) |
| 第2著者 氏名（和/英/ヨミ） | 谷川 一哉 / Kazuya Tanigawa / タニガワ カズヤ |
| 第2著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： hcu) |
| 第3著者 氏名（和/英/ヨミ） | 弘中 哲夫 / Tetsuo Hironaka / ヒロナカ テツオ |
| 第3著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： hcu) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-09-16 13:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2010-22 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.204 |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2010-09-09 (RECONF) |
[研究会発表申込システムのトップページに戻る]