| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-09-27 14:25 ヘテロジニアスマルチコアプロセッサのためのアルゴリズム変換を考慮したアクセラレータセントリックなタスク割り当て ○張山昌論・ウッデヤスーリヤ ハシタ ムトゥマラ・亀山充隆（東北大）  VLD2010-43 |
|
| 抄録 | （和） | CPUコアとアクセラレータコアを組み合わせたヘテロジニアスマルチコアプロセッサでは異種のプロセッサの利用により全体の性能を向上させることが可能であり，画像処理や画像認識の分野で注目されている．しかしながら，並列性や演算の種類に着目しただけのタスク割り当てでは，アクセラレータコアの処理が分断されてしまい，異種コア間のデータ転送時間のためアクセラレータの高速性が活かされない場合が多い．本稿ではタスク割り当ての新しい自由度として，アルゴリズム変換を考慮したタスク分割を提案する．HOG特徴量抽出を用いた評価では，通常のタスク割り当てと比較してデータ転送時間が82パーセント以上削減されることを示す． |
| （英） | Heterogeneous multi-core processors are attracted by the media processing applications due to their capability of drawing strengths of different cores to improve the overall performance. However, the data transfer bottlenecks and limitations in the task allocation due to the accelerator-incompatible operations prevents us from gaining full potential of the heterogeneous multi-core processors. This paper presents a task allocation method based on algorithm transformation to increase the freedom of task allocation. We use approximation methods such as CORDIC algorithms to map the accelerator-incompatible operations to accelerator cores. According to the experimental results using HOG descriptor computation, the proposed task allocation method reduces the data transfer time by more than 82\% and the total processing time by more than 79\% compared to the conventional task allocation method. |
|
| キーワード | （和） | ヘテロジニアスマルチコアプロセッサ / タスク割り当て / アクセラレータ / リコンフィギャラブルアーキテクチャ / / / / |
| （英） | Heterogeneous multi-core processor / task-allocation / accelerator / reconfigurable architecture / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 210, VLD2010-43, pp. 7-12, 2010年9月. | |
| 資料番号 | VLD2010-43 | |
| 発行日 | 2010-09-20 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-43 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2010-09-27 - 2010-09-28 |
| 開催地（和） | 京都工繊大 60周年記念館 |
| 開催地（英） | Kyoto Institute of Technology |
| テーマ（和） | 物理設計および一般 |
| テーマ（英） | Physical design, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2010-09-VLD |
| 本文の言語 | 英語（日本語タイトルあり） |
| タイトル（和） | ヘテロジニアスマルチコアプロセッサのためのアルゴリズム変換を考慮したアクセラレータセントリックなタスク割り当て |
| サブタイトル（和） | |
| タイトル（英） | Accelerator-Centric Task Allocation Based on Algorithm Transformation for Heterogeneous Multicore Processors |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ヘテロジニアスマルチコアプロセッサ / Heterogeneous multi-core processor |
| キーワード(2)（和/英） | タスク割り当て / task-allocation |
| キーワード(3)（和/英） | アクセラレータ / accelerator |
| キーワード(4)（和/英） | リコンフィギャラブルアーキテクチャ / reconfigurable architecture |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 張山 昌論 / Masanori Hariyama / ハリヤマ マサノリ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | ウッデヤスーリヤ ハシタ ムトゥマラ / Hasitha Muthumala Waidyasooriya / ウッデヤスーリヤ ハシタ ムトゥマラ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 亀山 充隆 / Michitaka Kameyama / カメヤマ ミチタカ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-09-27 14:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-43 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.210 |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2010-09-20 (VLD) |
[研究会発表申込システムのトップページに戻る]