| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-09-27 16:30 ［招待講演］ディジタルアシストアナログ回路向けの自動テスト生成フレームワーク ○小松 聡・Mohamed Abbas（東大）・古川靖夫（アドバンテスト）・浅田邦博（東大）  VLD2010-46 |
|
| 抄録 | （和） | 本稿では、高速シリアルリンク内の適応型イコライザを題材としてディジタルアシストアナログ回路技術を用いた回路向けの自動テストスティミュラス生成技術を提案・評価している．筆者らが提案しているダイナミック・シグネチャベースのテスト手法において，対象の故障に対して，故障のあるデバイスと故障の無いデバイスのシグネチャの差をできるだけ最大化するような入力スティミュラスを自動生成するために，遺伝的アルゴリズム(GA) を利用している．提案したテスト生成フレームワークでは，プロセスばらつきや信号ノイズを考慮しながらテストスティミュラスを生成することで，テストの誤判定を最小化している．シミュレーションによる実験により，5 タップのフィード・フォワード型の適応型イコライザにおいて，提案手法によって通常では検知困難な故障を効率的に検知可能なテスト生成が可能であることを示した． |
| （英） | This paper presents a new analog ATPG (AATPG) framework that generates near-optimal test stimulus for the digitally-assisted adaptive equalizers in high-speed serial links. Based on the dynamic-signature-based testing scheme developed recently, our AATPG utilizes a Genetic Algorithm (GA) which attempts to maximize the difference between the fault-free and faulty dynamic signatures of the target fault. Our test generation framework takes into account process variations and signal noise in selecting the test stimulus, which minimizes the number of misclassified devices. The experimental results on a 5-tap feed-forward adaptive equalizer demonstrate that the GA-tests generated by our framework can effectively detect faults that are hard to detect by the hand-crafted tests. | |
| キーワード | （和） | ディジタルアシストアナログ回路 / 自動テスト生成 / 遺伝的アルゴリズム / シグネチャ・ベースド・テ スティング / / / / |
| （英） | Digitally-Assisted Analog Circuit / Automatic Test Generation / Genetic Algorithm / Signature-Based Testing / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 210, VLD2010-46, pp. 25-30, 2010年9月. | |
| 資料番号 | VLD2010-46 | |
| 発行日 | 2010-09-20 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-46 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2010-09-27 - 2010-09-28 |
| 開催地（和） | 京都工繊大 60周年記念館 |
| 開催地（英） | Kyoto Institute of Technology |
| テーマ（和） | 物理設計および一般 |
| テーマ（英） | Physical design, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2010-09-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | ディジタルアシストアナログ回路向けの自動テスト生成フレームワーク |
| サブタイトル（和） | |
| タイトル（英） | An Automatic Test Generation Framework for Digitally-Assisted Analog Circuit |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ディジタルアシストアナログ回路 / Digitally-Assisted Analog Circuit |
| キーワード(2)（和/英） | 自動テスト生成 / Automatic Test Generation |
| キーワード(3)（和/英） | 遺伝的アルゴリズム / Genetic Algorithm |
| キーワード(4)（和/英） | シグネチャ・ベースド・テ スティング / Signature-Based Testing |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小松 聡 / Satoshi Komatsu / コマツ サトシ |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. of Tokyo) |
| 第2著者 氏名（和/英/ヨミ） | Mohamed Abbas / Mohamed Abbas / モハメド アッバス |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. of Tokyo) |
| 第3著者 氏名（和/英/ヨミ） | 古川 靖夫 / Yasuo Furukawa / フルカワ ヤスオ |
| 第3著者 所属（和/英） | 株式会社アドバンテスト (略称： アドバンテスト) Advantest Corporation (略称： Advantest) |
| 第4著者 氏名（和/英/ヨミ） | 浅田 邦博 / Kunihiro Asada / アサダ クニヒロ |
| 第4著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. of Tokyo) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-09-27 16:30:00 |
| 発表時間 | 30分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-46 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.210 |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2010-09-20 (VLD) |
[研究会発表申込システムのトップページに戻る]