| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-09-28 15:50 ソフトエラーに起因するパルスのラッチ確率のモデル化 ○平田元春・吉村正義・松永裕介（九大）  VLD2010-56 |
|
| 抄録 | （和） | LSI(Large Scale Integrated Circuit)の信頼性を低下させる要因の一つとして，放射性粒子により回路素子の出力の反転が引き起こされるソフトエラーと呼ばれる現象が挙げられる．設計された回路が所望のソフトエラー耐性を持つか判断するため，設計者は回路のソフトエラー耐性を評価する必要がある．ソフトエラー耐性を評価する際，フリップフロップ(以下FF)の入力へ伝搬したパルスがラッチされる確率を計算する必要がある．既存研究ではパルス幅等をパラメータとしたラッチ確率のモデル化が行われている．そのモデルではパルス幅に比例してラッチ確率が計算できるとしている．しかし，実際のラッチ確率はパルス幅に比例しておらず，既存のモデルはラッチ確率を過小見積もりしている．そこで本稿では，既存のモデルと比べて精度の高いモデルの構築を行った．また，既存のモデルが考慮していない遷移時間をパラメータに加えたモデル化を行い精度の向上を図った．単位時間当たりにソフトエラーが発生し外部出力へ誤った値が出力される確率であるSER(Soft Error Rate)を用いてモデルの評価を行った結果，既存のモデルがSERを5.8\%過小に見積もっているのに対し，本稿のモデルは0.03\%程度の誤差でSERが計算可能であることを確認した． |
| （英） | This paper describes soft error which is one of the dependability decrease factors of LSI(Large Scale Integrated circuit). Soft error is a phenomenon that the output value of a logic gate flips transiently or the preserved value of a storage element flips because of electric charge occurred by neutron particle strike at transistor. Designers of circuits should do soft error measures to judge whether the circuit has desired tolerance. It is necessary to calculate the probability that pulse propagated to the input of each flipflop (henceforth FF) is latched when we evaluate soft error tolerance. The latching probability of which parameter is pulse width was modeled in an existing research. It is proportional to pulse width. However, accurate probability is not proportional to pulse width. the latching probability is underestimated in the research. This paper presents modeling method of latching probability considering not only difference of pulse width but also difference of transition time. In this paper, we show the evaluation result of the model by using SER(Soft Error Rate) that is probability that soft error occurs and propagate wrong value to output at unit time. Our model estimated SER 0.03\% smaller while the existing model estimated SER 5.8\% smaller. | |
| キーワード | （和） | LSIの信頼性低下要因 / ソフトエラー率(SER)見積もり / パルスのラッチ確率 / / / / / |
| （英） | Dependability decrease factor of LSI / SER(Soft Error Rate) estimation / latching probability of pulse / / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 210, VLD2010-56, pp. 83-88, 2010年9月. | |
| 資料番号 | VLD2010-56 | |
| 発行日 | 2010-09-20 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-56 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2010-09-27 - 2010-09-28 |
| 開催地（和） | 京都工繊大 60周年記念館 |
| 開催地（英） | Kyoto Institute of Technology |
| テーマ（和） | 物理設計および一般 |
| テーマ（英） | Physical design, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2010-09-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | ソフトエラーに起因するパルスのラッチ確率のモデル化 |
| サブタイトル（和） | |
| タイトル（英） | Modeling of Latching Probability of Soft-Error-Induced Pulse |
| サブタイトル（英） | |
| キーワード(1)（和/英） | LSIの信頼性低下要因 / Dependability decrease factor of LSI |
| キーワード(2)（和/英） | ソフトエラー率(SER)見積もり / SER(Soft Error Rate) estimation |
| キーワード(3)（和/英） | パルスのラッチ確率 / latching probability of pulse |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 平田 元春 / Motoharu Hirata / ヒラタ モトハル |
| 第1著者 所属（和/英） | 九州大学 (略称： 九大) Kyusyu University (略称： Kyusyu Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 吉村 正義 / Masayoshi Yoshimura / ヨシムラ マサヨシ |
| 第2著者 所属（和/英） | 九州大学 (略称： 九大) Kyusyu University (略称： Kyusyu Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 松永 裕介 / Yusuke Matsunaga / マツナガ ユウスケ |
| 第3著者 所属（和/英） | 九州大学 (略称： 九大) Kyusyu University (略称： Kyusyu Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-09-28 15:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-56 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.210 |
| ページ範囲 | pp.83-88 |
| ページ数 | 6 |
| 発行日 | 2010-09-20 (VLD) |
[研究会発表申込システムのトップページに戻る]