| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-10-19 16:00 10 kA/cm^2 Nb Processを用いたSFQバタフライ演算回路の要素回路の動作評価 ○宮岡史滋・島村泰浩・貝沼世樹・山梨裕希・吉川信行（横浜国大）  SCE2010-34 |
|
| 抄録 | （和） | リアルタイムFFT (Fast Fourier Transform)では大量の演算を高速に行う必要があり、CMOS半導体回路で設計した場合、消費電力・発熱量が非常に大きな問題となる。そこでSFQ (Single Flux Quantum)論理回路を用いることによりこれらの問題を解決できると考えられる。これまでの研究において我々は、ISTEC 標準プロセス2 (2.5 kA/cm2 Nb プロセス)を用いて、FFTプロセッサの構成要素であるバタフライ演算回路の25 GHzでの高速動作を実証した。本研究では、バタフライ演算回路の要素回路である加算器、減算器、乗算器を新たに開発されたISTEC アドバンスドプロセス2.2 (10 kA/cm2 Nbプロセス)用いて再設計し、高速動作実証を行った。いずれも100 GHz前後の周波数で動作し、シミュレーション結果とよく一致する結果が得られた。 |
| （英） | A large amount of data processing at extremely high speed is necessary in real-time FFT (Fast Fourier Transform). However, the power consumption will be serious problems when implementing FFT processors using CMOS circuits. Single flux quantum (SFQ) circuits have potential to solve the problem because of its ultra low power consumption and high-speed operation. Until now, we designed and implemented a radix-2 butterfly unit for the FFT processor using ISTEC standard process 2 (2.5 kA/cm2 Nb Process), and successfully verified its high-speed operations at 25 GHz. In this study, we designed and implemented circuit components of the radix-2 butterfly unit, adder, subtractor and multiplier, using ISTEC advanced process 2.2 (10 kA/cm2 Nb process). All circuit components successfully operated at about 100 GHz and measured results agree well with simulation results. | |
| キーワード | （和） | SFQ / FFT / バタフライ演算器 / 超伝導集積回路 / 加算器 / 乗算器 / / |
| （英） | SFQ / FFT / butterfly processing unit / superconductive integrated circuit / adder / multiplier / / | |
| 文献情報 | 信学技報, vol. 110, no. 235, SCE2010-34, pp. 61-66, 2010年10月. | |
| 資料番号 | SCE2010-34 | |
| 発行日 | 2010-10-12 (SCE) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SCE2010-34 |
|
| 研究会情報 | |
| 研究会 | SCE |
| 開催期間 | 2010-10-19 - 2010-10-19 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 超伝導エレクトロニクス基盤技術及び一般 |
| テーマ（英） | Fundamental Technologies for Superconducting Electronics, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | SCE |
| 会議コード | 2010-10-SCE |
| 本文の言語 | 日本語 |
| タイトル（和） | 10 kA/cm^2 Nb Processを用いたSFQバタフライ演算回路の要素回路の動作評価 |
| サブタイトル（和） | |
| タイトル（英） | High-Speed Test of Circuit Components of SFQ Radix-2 Butterfly Processor using 10 kA/cm<sup>2</sup> Nb Advanced Process |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SFQ / SFQ |
| キーワード(2)（和/英） | FFT / FFT |
| キーワード(3)（和/英） | バタフライ演算器 / butterfly processing unit |
| キーワード(4)（和/英） | 超伝導集積回路 / superconductive integrated circuit |
| キーワード(5)（和/英） | 加算器 / adder |
| キーワード(6)（和/英） | 乗算器 / multiplier |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 宮岡 史滋 / Fumishige Miyaoka / ミヤオカ フミシゲ |
| 第1著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 第2著者 氏名（和/英/ヨミ） | 島村 泰浩 / Yasuhiro Shimamura / シマムラ ヤスヒロ |
| 第2著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 第3著者 氏名（和/英/ヨミ） | 貝沼 世樹 / Toshiki Kainuma / カイヌマ トシキ |
| 第3著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 第4著者 氏名（和/英/ヨミ） | 山梨 裕希 / Yuki Yamanashi / ヤマナシ ユウキ |
| 第4著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 第5著者 氏名（和/英/ヨミ） | 吉川 信行 / Nobuyuki Yoshikawa / ヨシカワ ノブユキ |
| 第5著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-10-19 16:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SCE |
| 資料番号 | SCE2010-34 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.235 |
| ページ範囲 | pp.61-66 |
| ページ数 | 6 |
| 発行日 | 2010-10-12 (SCE) |
[研究会発表申込システムのトップページに戻る]