| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-11-12 10:55 形状シミュレーションによるSiO2及びSiエッチングのモデル化と、BiCSメモリホールエッチング ○市川尚志・一之瀬大吾・川端研二・玉置直樹（東芝）  SDM2010-177 エレソ技報アーカイブへのリンク：SDM2010-177 |
|
| 抄録 | （和） | 大容量メモリを実現するBiCS技術のキーとなる、メモリホールエッチングプロセスにおいて、形状シミュレーションを行った。SiO2およびSiエッチングの基礎実験結果を元にモデリングを行い、そのモデルを用いてBiCSのメモリホールエッチングの形状シミュレーションを実施した。シミュレーションの結果、実験におけるテーパーやアンダーカット形状を再現することができた。モデリングのポイントは、SiO2の側壁から反射したイオンが、Si表面に吸着した酸素保護層をはがすことである。 |
| （英） | A topography simulation of BiCS memory hole etching is performed. The model parameters are fitted by elementary experiments of Si and SiO2 etching, and BiCS topography simulation is performed without parameter fitting. Our new model describes the experimental topography of BiCS memory hole, including taper angles and undercuts of stacked films. The point of the modeling is that it takes into consideration removal of adsorbed O atoms by reflected ions from tapered SiO2 sidewall. | |
| キーワード | （和） | 形状シミュレーション / プロセスシミュレーション / エッチング / ＲＩＥ / BiCS / メモリ / モデリング / |
| （英） | Topography simulation / process simulation / etching / RIE / BiCS / memory / modeling / | |
| 文献情報 | 信学技報, vol. 110, no. 274, SDM2010-177, pp. 35-39, 2010年11月. | |
| 資料番号 | SDM2010-177 | |
| 発行日 | 2010-11-04 (SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2010-177 エレソ技報アーカイブへのリンク：SDM2010-177 |
|
| 研究会情報 | |
| 研究会 | SDM |
| 開催期間 | 2010-11-11 - 2010-11-12 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | プロセス・デバイス・回路シミュレーションおよび一般 |
| テーマ（英） | Process, Device, Circuit Simulations, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2010-11-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 形状シミュレーションによるSiO2及びSiエッチングのモデル化と、BiCSメモリホールエッチング |
| サブタイトル（和） | |
| タイトル（英） | Topography simulation of BiCS memory hole etching and modeling of SiO2 and Si etching |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 形状シミュレーション / Topography simulation |
| キーワード(2)（和/英） | プロセスシミュレーション / process simulation |
| キーワード(3)（和/英） | エッチング / etching |
| キーワード(4)（和/英） | ＲＩＥ / RIE |
| キーワード(5)（和/英） | BiCS / BiCS |
| キーワード(6)（和/英） | メモリ / memory |
| キーワード(7)（和/英） | モデリング / modeling |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 市川 尚志 / Takashi Ichikawa / イチカワ タカシ |
| 第1著者 所属（和/英） | 株式会社東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第2著者 氏名（和/英/ヨミ） | 一之瀬 大吾 / Daigo Ichinose / イチノセ ダイゴ |
| 第2著者 所属（和/英） | 株式会社東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第3著者 氏名（和/英/ヨミ） | 川端 研二 / Kenji Kawabata / カワバタ ケンジ |
| 第3著者 所属（和/英） | 株式会社東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第4著者 氏名（和/英/ヨミ） | 玉置 直樹 / Naoki Tamaoki / タマオキ ナオキ |
| 第4著者 所属（和/英） | 株式会社東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-11-12 10:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2010-177 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.274 |
| ページ範囲 | pp.35-39 |
| ページ数 | 5 |
| 発行日 | 2010-11-04 (SDM) |
[研究会発表申込システムのトップページに戻る]