| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-11-29 16:25 画像伸張回路を用いた組込みテスト生成に関する実験的考察 ○岩本由香・吉川祐樹・市原英行・井上智生（広島市大）  VLD2010-63 DC2010-30 |
|
| 抄録 | （和） | 近年，LSIテスト手法の１つとして組込み自己テストが利用されている．組込み自己テストでは，LSI内部にテストベクトル系列を生成するためのテスト生成器を付加する必要がある．本論文では，マルチメディアコアを持つシステムLSIにおいて，LSIに搭載されている画像伸張回路をテスト生成器として利用する手法を提案する．これにより，LSI内部に組込み自己テストのために別途テスト生成器を付加する必要がなくなり，面積オーバーヘッドの削減が期待できる．さらに，JPEG画像用のテスト生成器を利用したテスト生成器のための，初期値（シード）生成法を提案する．提案したシード生成アルゴリズムは，高い故障検出率を持つテストベクトル系列に展開可能でデータ量の小さいシード集合を生成可能である．実験結果から，提案法は従来法に比べて，同程度の故障検出率を少ないシードデータ量と短いテストベクトル系列長で達成できることがわかる． |
| （英） | Built-in Self Test (BIST) is one of effective methods for testing today's very large-scale SoCs.In BIST scheme, a test pattern generator (TPG), which generates test vector sequences fed to cores-under-test, must be embedded into SoCs. In this paper, we target the testing of SoCs with multimedia cores and introduce a scheme to utilize an image decoder, e.g., JPEG decoder, included in the multimedia cores as an embedded TPG. This scheme does not require additional embedded TPGs, so that it can reduce the hardware overhead of BIST methods.Moreover, we propose a method for generating seeds (or initial values of TPGs) in the case where a JPEG decoder is utilized as a TPG. The proposed seed generation algorithm can generate effective seeds, which are small in data size and can be decompressed to test sequences with high fault coverage.Experimental results show that, compared with a previous BIST method, the proposed method can achieve comparable fault coverage with smaller seeds and shorter decompressed test sequences.   | |
| キーワード | （和） | 組込み自己テスト / マルチメディアコア / 画像伸張回路 / JPEG / / / / |
| （英） | Built-in self-test / multimedia cores / image decoder / JPEG / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 317, DC2010-30, pp. 43-48, 2010年11月. | |
| 資料番号 | DC2010-30 | |
| 発行日 | 2010-11-22 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-63 DC2010-30 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2010-11-29 - 2010-12-01 |
| 開催地（和） | 九州大学医学部百年講堂 |
| 開催地（英） | Kyushu University |
| テーマ（和） | デザインガイア2010 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2010-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 画像伸張回路を用いた組込みテスト生成に関する実験的考察 |
| サブタイトル（和） | |
| タイトル（英） | Experimental Evaluation of Built-in Test Pattern Generation with Image Decoders |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 組込み自己テスト / Built-in self-test |
| キーワード(2)（和/英） | マルチメディアコア / multimedia cores |
| キーワード(3)（和/英） | 画像伸張回路 / image decoder |
| キーワード(4)（和/英） | JPEG / JPEG |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岩本 由香 / Yuka Iwamoto / イワモト ユカ |
| 第1著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 吉川 祐樹 / Yuki Yoshikawa / ヨシカワ ユウキ |
| 第2著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 市原 英行 / Hideyuki Ichihara / イチハラ ヒデユキ |
| 第3著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 井上 智生 / Tomoo Inoue / イノウエ トモオ |
| 第4著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-11-29 16:25:00 |
| 発表時間 | 20分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2010-63, DC2010-30 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.316(VLD), no.317(DC) |
| ページ範囲 | pp.43-48 |
| ページ数 | 6 |
| 発行日 | 2010-11-22 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]