| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-11-30 09:50 細粒度電源管理に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法 ○谷口一徹・内田充哉・冨山宏之・福井正博（立命館大）  VLD2010-65 DC2010-32 |
|
| 抄録 | （和） | 本研究では，細粒度電源管理に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法を提案する．近年問題となっているリーク電力の削減を実現するためには，不要な回路モジュールの電源をOFFにするパワーゲーティングが有効な手段として知られている．しかし，パワーゲーティングにより電源管理を行うためには，一定の空き時間をスケジューリング時に挿入する必要がある．そこで，本研究では，個々のFUごとのパワーゲーティングによる電源管理に対応したVLIW型プロセッサを対象とした，消費電力最小スケジューリング手法を提案する．提案するスケジューリング手法では，与えられた性能制約を満たす消費電力最小スケジューリング問題を0-1線形整数計画問題として定式化する． |
| （英） | Reducing energy consumption is a crucial for the embedded system design, and especially, the leakage energy reduction is now big problem for the low power design. In order to reduce the leakage energy at standby time, power gating scheme is well known as a promising technique to realize partial power shutdown. However, the power gating usually causes cycle and energy penalties. In this paper, we propose energy aware instruction scheduling for fine grained power gated VLIW processors. Proposed scheduling algorithm is formulated by 0-1 ILP (integer linear programming). | |
| キーワード | （和） | 命令スケジューリング / 低消費電力化 / VLIW型プロセッサ / パワーゲーティング / / / / |
| （英） | Instruction Scheduling / Low Power Design / VLIW Processors / Power Gating / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 316, VLD2010-65, pp. 61-66, 2010年11月. | |
| 資料番号 | VLD2010-65 | |
| 発行日 | 2010-11-22 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-65 DC2010-32 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2010-11-29 - 2010-12-01 |
| 開催地（和） | 九州大学医学部百年講堂 |
| 開催地（英） | Kyushu University |
| テーマ（和） | デザインガイア2010 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2010-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 細粒度電源管理に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法 |
| サブタイトル（和） | |
| タイトル（英） | Energy Aware Instruction Scheduling for Fine Grained Power Gated VLIW Processors |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 命令スケジューリング / Instruction Scheduling |
| キーワード(2)（和/英） | 低消費電力化 / Low Power Design |
| キーワード(3)（和/英） | VLIW型プロセッサ / VLIW Processors |
| キーワード(4)（和/英） | パワーゲーティング / Power Gating |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 谷口 一徹 / Ittetsu Taniguchi / タニグチ イッテツ |
| 第1著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 内田 充哉 / Mitsuya Uchida / ウチダ ミツヤ |
| 第2著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 冨山 宏之 / Hiroyuki Tomiyama / トミヤマ ヒロユキ |
| 第3著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 福井 正博 / Masahiro Fukui / フクイ マサヒロ |
| 第4著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-11-30 09:50:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-65, DC2010-32 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.316(VLD), no.317(DC) |
| ページ範囲 | pp.61-66 |
| ページ数 | 6 |
| 発行日 | 2010-11-22 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]