お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2010-12-01 10:45
PCI-Expressに接続されたFPGAによる並列ループの効果的処理手法
荒木光一佐藤幸紀井口 寧北陸先端大RECONF2010-47
抄録 (和) PCI-Expressインターフェイスを搭載するFPGAの登場により,CPUやメモリとFPGA間のデータ転送速度が高くなった.しかしながら,HWの実行時間がデータ転送時間より長い場合,データ転送を一時停止させる必要がある.その結果,データ転送速度の低下を招くことになる.そこで,本稿では,データ並列性をもつループを対象とし,高いデータ転送速度を維持してFPGAでHW処理を行うReSTとReSTフレームワークを提案する.ReSTの構成は,専用のReSTフレームワークで生成される.実装評価により,ReSTが高いデータ転送速度でHW処理を実現できることを示す. 
(英) As FPGAs with a PCI-Express Interface appear in the market, the data transter speed between FPGA and other units, such as CPUs and Memories, is increased However, if the HW execution time is longer than the data transfer time, the data transfer is suspended to wait the HW execution. Threrfore, the data transfer speed decreases. In this paper, we propose a ReST which can process a data parallel loop using an FPGA without suspending the data transfer. We present a ReST framework for the ReST, which generates the HW structure of the ReST. As a result of performance evaluation, we show that the ReST structure using the ReST framework performs well in terms of the Hi-speed data transfer and the the HW execution on the FPGA.
キーワード (和) PCI-Express / Impulse C / データ並列性 / FPGA / / / /  
(英) PCI-Express / Impulse C / Data Parallelism / FPGA / / / /  
文献情報 信学技報, vol. 110, no. 319, RECONF2010-47, pp. 49-54, 2010年11月.
資料番号 RECONF2010-47 
発行日 2010-11-23 (RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード RECONF2010-47

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2010-11-29 - 2010-12-01 
開催地(和) 九州大学医学部百年講堂 
開催地(英) Kyushu University 
テーマ(和) デザインガイア2010 ―VLSI設計の新しい大地― 
テーマ(英) Design Gaia 2010 ―New Field of VLSI Design― 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2010-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) PCI-Expressに接続されたFPGAによる並列ループの効果的処理手法 
サブタイトル(和)  
タイトル(英) An Effective Processing Method for Parallel Loops on FPGA with PCI-Express 
サブタイトル(英)  
キーワード(1)(和/英) PCI-Express / PCI-Express  
キーワード(2)(和/英) Impulse C / Impulse C  
キーワード(3)(和/英) データ並列性 / Data Parallelism  
キーワード(4)(和/英) FPGA / FPGA  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 荒木 光一 / Koichi Araki / アラキ コウイチ
第1著者 所属(和/英) 北陸先端科学技術大学院大学 (略称: 北陸先端大)
Japan Advanced Institute of Science And Technology (略称: JAIST)
第2著者 氏名(和/英/ヨミ) 佐藤 幸紀 / Yukinori Sato / サトウ ユキノリ
第2著者 所属(和/英) 北陸先端科学技術大学院大学 (略称: 北陸先端大)
Japan Advanced Institute of Science And Technology (略称: JAIST)
第3著者 氏名(和/英/ヨミ) 井口 寧 / Yasushi Inoguchi / イノグチ ヤスシ
第3著者 所属(和/英) 北陸先端科学技術大学院大学 (略称: 北陸先端大)
Japan Advanced Institute of Science And Technology (略称: JAIST)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2010-12-01 10:45:00 
発表時間 20分 
申込先研究会 RECONF 
資料番号 RECONF2010-47 
巻番号(vol) vol.110 
号番号(no) no.319 
ページ範囲 pp.49-54 
ページ数
発行日 2010-11-23 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会