| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-12-01 14:50 超低電圧領域における最適加算器アーキテクチャの検討 ○小西奈緒・工藤 優・宇佐美公良（芝浦工大）  VLD2010-81 DC2010-48 |
|
| 抄録 | （和） | 65nmプロセスにおいて論理合成したいくつかの24bit加算器アーキテクチャをレイアウトし、抽出した配線容量を用いて回路性能の評価を行った。各加算器アーキテクチャにおいて配線容量の付加によるエネルギー最小電圧の変化はなく、どの加算器アーキテクチャも0.3Vであった。また、目標とする遅延時間をどの程度にするかによって消費エネルギーが最小となる加算器が異なり、0.6ns以下ではKSA、それ以上1.1ns以下ではCLA、それ以上ではRCAが他の加算器よりも消費エネルギーを抑えられることがわかった。エネルギー性能比としてはRCAが最も良い結果となった。 |
| （英） | Circuit performance is evaluated for several adder architectures with wiring capacitance extracted from layout at 65nm process. The voltage for the minimum energy is 0.3V, and doesn’t change even with the additional wiring capacitance. Optimal adder architecture that gives the minimum energy differs depending on the target delay. KSA is the optimal adder for 0.6ns and shorter delay, CLA is the optimal for less than 1.1ns, and RCA achieves the minimum energy for 1.1ns and longer delay. The best energy performance is RCA. | |
| キーワード | （和） | 加算器 / 超低電圧領域 / 低消費電力 / / / / / |
| （英） | Adder / Ultra Low Voltage / Low Power Technique / / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 316, VLD2010-81, pp. 173-178, 2010年11月. | |
| 資料番号 | VLD2010-81 | |
| 発行日 | 2010-11-22 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-81 DC2010-48 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2010-11-29 - 2010-12-01 |
| 開催地（和） | 九州大学医学部百年講堂 |
| 開催地（英） | Kyushu University |
| テーマ（和） | デザインガイア2010 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2010-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 超低電圧領域における最適加算器アーキテクチャの検討 |
| サブタイトル（和） | |
| タイトル（英） | Optimal adder architecture in ultra low voltage domain |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 加算器 / Adder |
| キーワード(2)（和/英） | 超低電圧領域 / Ultra Low Voltage |
| キーワード(3)（和/英） | 低消費電力 / Low Power Technique |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小西 奈緒 / Nao Konishi / コニシ ナオ |
| 第1著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura Inst. Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 工藤 優 / Masaru Kudo / クドウ マサル |
| 第2著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura Inst. Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ |
| 第3著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura Inst. Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-12-01 14:50:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-81, DC2010-48 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.316(VLD), no.317(DC) |
| ページ範囲 | pp.173-178 |
| ページ数 | 6 |
| 発行日 | 2010-11-22 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]