| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-12-01 09:50 バイナリレベル変数解析に基づいた自動並列化処理の初期評価 ○白戸卓志・大津金光・横田隆史・馬場敬信（宇都宮大）  CPSY2010-37 |
|
| 抄録 | （和） | 現在，広く普及しているマルチコアプロセッサの性能を有効に活用するためには， プログラムをマルチスレッド化したコードが必要となる． 通常，プログラムのマルチスレッド化はソースコードに基づいて行われるが， ソースコードが常に参照可能とは限らない． そこで，我々は，プログラムのバイナリコードを対象にマルチスレッド化を行う 自動並列化システムを開発している．マルチスレッド化では，変数間の依存関係を 正しく解析できることが求められる． しかしながら，バイナリコード中での変数を参照するためのメモリアクセスはレジスタ間接指定されるため， 対象としている変数の同定判定が困難である． 本研究では，この問題に対してメモリ上の変数の依存解析を行う手法であるバイナリレベル変数解析を自動並列化システムに実装することで対処する． また，バイナリレベル変数解析でも依存解析できない一部のメモリ上の変数に対処するための方法についても提案する． さらに，バイナリレベル変数解析手法実装後の自動並列化システムを実際のプログラムに適用し性能評価を行う． |
| （英） | Recently, the multi-core processors are widely available. For effective utilization of the performance of multi-core processors, it is necessary to parallelize programs at thread-level, and to obtain the multithreaded code. In general, thread-level parallelization require the source code of target program, but the source code are not always available. Therefore, we have developed an automatic thread-level parallelizing system that translates programs into multithreaded codes at binary-level. In parallelization, it is necessary to analyze dependence among variables. However, register-indirect addressing makes it difficult to analyze dependence of memory variables. In this study, we implement {\itshape binary-level variable analysis} into our automatic thread-level parallelizing system in order to analyze memory variables. And, we propose a method that can correctly handle the memory dependencies, which cannot be statically analyzed by {\itshape binary-level variable analysis}. And we evaluate this system by using the binary codes of practical programs. |
|
| キーワード | （和） | マルチコアプロセッサ / 自動マルチスレッド化 / バイナリレベル変数解析 / 実行時メモリ依存検査 / / / / |
| （英） | multi-core processor / automatic thread-level parallelization / binary-level variable analysis / runtime check of memory access dependence / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 318, CPSY2010-37, pp. 31-36, 2010年11月. | |
| 資料番号 | CPSY2010-37 | |
| 発行日 | 2010-11-23 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2010-37 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2010-11-29 - 2010-12-01 |
| 開催地（和） | 九州大学医学部百年講堂 |
| 開催地（英） | Kyushu University |
| テーマ（和） | デザインガイア2010 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2010-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | バイナリレベル変数解析に基づいた自動並列化処理の初期評価 |
| サブタイトル（和） | |
| タイトル（英） | Preliminary Evaluation of Automatic Thread-Level Parallelization using Binary-Level Variable Analysis |
| サブタイトル（英） | |
| キーワード(1)（和/英） | マルチコアプロセッサ / multi-core processor |
| キーワード(2)（和/英） | 自動マルチスレッド化 / automatic thread-level parallelization |
| キーワード(3)（和/英） | バイナリレベル変数解析 / binary-level variable analysis |
| キーワード(4)（和/英） | 実行時メモリ依存検査 / runtime check of memory access dependence |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 白戸 卓志 / Takashi Shiroto / シロト タカシ |
| 第1著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 大津 金光 / Kanemitsu Ootsu / オオツ カネミツ |
| 第2著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 横田 隆史 / Takashi Yokota / ヨコタ タカシ |
| 第3著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 馬場 敬信 / Takanobu Baba / ババ タカノブ |
| 第4著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-12-01 09:50:00 |
| 発表時間 | 20分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2010-37 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.318 |
| ページ範囲 | pp.31-36 |
| ページ数 | 6 |
| 発行日 | 2010-11-23 (CPSY) |
[研究会発表申込システムのトップページに戻る]