| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-12-01 15:10 パワーゲーティングにおけるラッシュカレント評価のための大規模LSIモデル構築の一提案 ○山内寛人・宮島淳企・鷲見知彦・福井正博（立命館大）・築山修治（中大）  VLD2010-82 DC2010-49 |
|
| 抄録 | （和） | 近年のLSIの微細化や用途の多様化に伴い，消費電力の占める割合が動的消費電力から静的消費電力へと移行しており，リーク電力が問題視されている．このリーク電力はパワーゲーティング手法であるMTCMOS回路を用いる事で，削減する事が可能である．しかし，MTCMOSを用いることで，リーク電力を削減できるというメリットがある一方で，ラッシュカレントなどが発生するというデメリットについても考慮する必要がある．実際のLSIにMTCMOS回路を組み込み実装するためには，実LSI規模の回路でどれほどのラッシュカレントが発生するか検証し解析する必要がある．そこで本稿では実LSI規模の回路に似せた仮想大規模回路の電源管理時におけるラッシュカレント評価環境の構築方法を提案する． キーワード MTCMOS，ラッシュカレント，電源配線モデル，集中化，実LSIモデル |
| （英） | Due to the rapid progress of process technologies and variety of uses, the main percentage of total power consumption is switched from dynamic power consumption to static power consumption, so the leakage power is serious problem. The MTCMOS technique can reduce the leak current. This technique has not only positive effects but also the negative effects which are the rush current and so on. To use the MTCMOS technique for LSI need to analyze rush current. Then the paper propose the technique of rush current evaluation environment of the LSI model. | |
| キーワード | （和） | MTCMOS / ラッシュカレント / 電源配線モデル / 集中化 / 実LSIモデル / / / |
| （英） | MTCMOS / rush current / power wiring / centralization / real LSI model / / / | |
| 文献情報 | 信学技報, vol. 110, no. 316, VLD2010-82, pp. 179-184, 2010年11月. | |
| 資料番号 | VLD2010-82 | |
| 発行日 | 2010-11-22 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-82 DC2010-49 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2010-11-29 - 2010-12-01 |
| 開催地（和） | 九州大学医学部百年講堂 |
| 開催地（英） | Kyushu University |
| テーマ（和） | デザインガイア2010 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2010-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | パワーゲーティングにおけるラッシュカレント評価のための大規模LSIモデル構築の一提案 |
| サブタイトル（和） | |
| タイトル（英） | A proposal for VLSI model for evaluation of rush current by power gating |
| サブタイトル（英） | |
| キーワード(1)（和/英） | MTCMOS / MTCMOS |
| キーワード(2)（和/英） | ラッシュカレント / rush current |
| キーワード(3)（和/英） | 電源配線モデル / power wiring |
| キーワード(4)（和/英） | 集中化 / centralization |
| キーワード(5)（和/英） | 実LSIモデル / real LSI model |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 山内 寛人 / Hiroto Yamaguchi / ヤマウチ ヒロト |
| 第1著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 宮島 淳企 / Junki Miyajima / ミヤジマ ジュンキ |
| 第2著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 鷲見 知彦 / Tomohiko Sumi / スミ トモヒコ |
| 第3著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 福井 正博 / Masahiro Fukui / フクイ マサヒロ |
| 第4著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 築山 修治 / Shuji Tsukiyama / ツキヤマ シュウジ |
| 第5著者 所属（和/英） | 中央大学 (略称： 中大) Chuo University (略称： Chuo Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-12-01 15:10:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-82, DC2010-49 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.316(VLD), no.317(DC) |
| ページ範囲 | pp.179-184 |
| ページ数 | 6 |
| 発行日 | 2010-11-22 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]