講演抄録/キーワード |
講演名 |
2010-12-16 15:10
[ポスター講演]0.5V動作6-bitスケーラブル位相補間器 ○熊木 聡・アブル ハサン ジョハリ・松原岳志(慶大)・林 勇(半導体理工学研究センター)・石黒仁揮(慶大) ICD2010-110 エレソ技報アーカイブへのリンク:ICD2010-110 |
抄録 |
(和) |
本研究では、2入力インバータを用いたスケーラブル位相補間器を提案する。
パイプラインのような構成を用いることにより、回路規模及び消費電力を抑えることに成功し、デジタル回路を用いることにより0.5Vというアナログ回路では動作不可能な電源電圧で動作が可能である。
また、スルーレートを制御することにより2入力インバータの欠点である波形の乱れを防ぎ、入力周波数帯域を広げることに成功した。 |
(英) |
This paper proposes a scalable phase interpolator (PI) with dual-input inverter. A pipelined architecture is proposed to realize bit scalability and to reduce the circuit size and power consumption. By using a simple architecture, the proposed circuit operates at 0.5V at which conventional analog PI can not operate. Slew rate of inverter chain is controlled by current starving technique to support interpolation at wide input frequency range. The PI was designed in 65nm-CMOS technology. The circuit simulation confirms 6-bit phase resolution, DNL of 0.41LSB, and INL of 1.25LSB. The power consumption is 0.12 $\mu$W/MHz |
キーワード |
(和) |
位相補間器 / 多相発振器 / PLL / DLL / / / / |
(英) |
phase interpolator / multi-phase oscillator / PLL / DLL / / / / |
文献情報 |
信学技報, vol. 110, no. 344, ICD2010-110, pp. 81-81, 2010年12月. |
資料番号 |
ICD2010-110 |
発行日 |
2010-12-09 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2010-110 エレソ技報アーカイブへのリンク:ICD2010-110 |