| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-01-17 15:45 最小SD数表現を用いた剰余演算とFIRフィルタ回路への応用 ○陳 睿・田中勇樹・魏 書剛（群馬大）  VLD2010-96 CPSY2010-51 RECONF2010-65 |
|
| 抄録 | （和） | 2進signed-digit (SD)数を用いた剰余演算が提案されている。従来の2進数を用いた剰余演算に比べて、演算速度が著しく改善されたが、回路面積が相対的に増大した。本論文では、剰余数系でSD数を最小SD数(Minimal Signed-Digit)表現に変換する方法を提案し、実験結果により剰余演算回路の演算量とハードウェア複雑さがそれぞれ最大64.5%と88.7%減少することを示す。また、最小SD数表現を用いた剰余演算を定係数FIRフィルタ回路に導入する応用の可能性を論ずる。 |
| （英） | Residue arithmetic based on a radix-two signed-digit (SD) number system was proposed.Compared to the design of conventional residue arithmetic circuit which is using binary number system, the speed of operation was significantly improved, but the area of circuit increased accordingly.This paper considers the problem about on residue arithmetic how to convert a number which is in SD representation to its minimal signed-digit (MSD) representation. Our experimental result will show that maximally the speed and the hardware complexity of residue arithmetic circuit are reduced by 64.5% and 88.7% respectively. And at the last part of this paper, the possibility of implementing residue arithmetic using MSD to FIR filter will be discussed. | |
| キーワード | （和） | 剰余数系 / 最小SD数 / ディジタル数列変換 / FIRフィルタ / 定係数 / / / |
| （英） | Residue Number System(RNS) / Minimal Signed-Digit(MSD) / Digit Set Conversion / FIR Filter / Constant Coefficient / / / | |
| 文献情報 | 信学技報, vol. 110, no. 360, VLD2010-96, pp. 75-80, 2011年1月. | |
| 資料番号 | VLD2010-96 | |
| 発行日 | 2011-01-10 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-96 CPSY2010-51 RECONF2010-65 |
|
| 研究会情報 | |
| 研究会 | RECONF VLD CPSY IPSJ-SLDM |
| 開催期間 | 2011-01-17 - 2011-01-18 |
| 開催地（和） | 慶應義塾大学日吉キャンパス |
| 開催地（英） | Keio Univ (Hiyoshi Campus) |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2011-01-RECONF-VLD-CPSY-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 最小SD数表現を用いた剰余演算とFIRフィルタ回路への応用 |
| サブタイトル（和） | |
| タイトル（英） | Residue Arithmetic and FIR Filter Design Based on Minimal Signed-Digit Number Representation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 剰余数系 / Residue Number System(RNS) |
| キーワード(2)（和/英） | 最小SD数 / Minimal Signed-Digit(MSD) |
| キーワード(3)（和/英） | ディジタル数列変換 / Digit Set Conversion |
| キーワード(4)（和/英） | FIRフィルタ / FIR Filter |
| キーワード(5)（和/英） | 定係数 / Constant Coefficient |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 陳 睿 / Rui Chen / チン エイ |
| 第1著者 所属（和/英） | 群馬大学 (略称： 群馬大) Gunma University (略称： Gunma Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 田中 勇樹 / Yuuki Tanaka / タナカ ユウキ |
| 第2著者 所属（和/英） | 群馬大学 (略称： 群馬大) Gunma University (略称： Gunma Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 魏 書剛 / Shugang Wei / ギ ショウゴウ |
| 第3著者 所属（和/英） | 群馬大学 (略称： 群馬大) Gunma University (略称： Gunma Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-01-17 15:45:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-96, CPSY2010-51, RECONF2010-65 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.360(VLD), no.361(CPSY), no.362(RECONF) |
| ページ範囲 | pp.75-80 |
| ページ数 | 6 |
| 発行日 | 2011-01-10 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]