| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-01-21 11:00 温度制約を考慮した積層構造マルチコア・プロセッサの性能評価 ○花田高彬・井上弘士・村上和彰（九大） エレソ技報アーカイブへのリンク：  ICD2010-135 |
|
| 抄録 | （和） | 本稿では，動作温度を考慮に入れた場合の3次元積層マルチコア・プロセッサの 性能評価を行う．集積回路の積層，及び積層ダイ間の垂直配線によって実現され る3次元積層プロセッサは，2次元実装の場合と比較して高集積かつ総配線長が 短いといった利点を持つ．この3次元積層技術を用いたプロセッサの一形態とし て，プロセッサ・ダイを積層した構造を持つ3次元積層マルチコア・プロセッサ の実現が期待されている．3次元積層マルチコア・プロセッサは，ダイ数増加に 伴い搭載コア数を増やすことができる．一方，3次元積層マルチコア・プロセッサ では消費電力密度の増加と熱抵抗の増大に伴い高温となるため，2次元実装の場合 と同等の温度にて動作させるためには動作周波数を低減する等の対策が必要となる． 性能評価の結果，3次元積層マルチコア・プロセッサにおいて性能向上を満たすため には実行プログラムの並列性が重要なファクタとなることが示された． |
| （英） | In this paper, we evaluate three-dimensional (3D) multi-core processors with temperature constraint. 3D multi-core processors are structured by stacked conventional planer dies and high density through silicon vertical wires for die-to-die connections. Thus, 3D multi-core processors have a potential to integrate many number of cores. However, 3D multi-core processor's temperature increases in keeping with stacked dies. For handling the thermal issue, power reduction techniques such as frequency scaling are required. However, this kind of approach negatively impacts on processor performance. From our experimentation, it has been observed that 3D multi-core processors can achieve performance gains at executing high parallelism applications. |
|
| キーワード | （和） | 3次元積層 / 温度 / 性能評価 / / / / / |
| （英） | 3D-Integration / Thermal / Performance Evaluation / / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 380, ICD2010-135, pp. 51-56, 2011年1月. | |
| 資料番号 | ICD2010-135 | |
| 発行日 | 2011-01-13 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：ICD2010-135 |
|
| 研究会情報 | |
| 研究会 | ICD IPSJ-ARC |
| 開催期間 | 2011-01-20 - 2011-01-21 |
| 開催地（和） | 慶応大学（日吉） |
| 開催地（英） | Keio University (Hiyoshi Campus) |
| テーマ（和） | 集積回路とアーキテクチャの協創～3次元集積回路技術とアーキテクチャ～ |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2011-01-ICD-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 温度制約を考慮した積層構造マルチコア・プロセッサの性能評価 |
| サブタイトル（和） | |
| タイトル（英） | Performance Evaluation of 3D Integrated Multi-core Processors with Temperature Consideration |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 3次元積層 / 3D-Integration |
| キーワード(2)（和/英） | 温度 / Thermal |
| キーワード(3)（和/英） | 性能評価 / Performance Evaluation |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 花田 高彬 / Takaaki Hanada / ハナダ タカアキ |
| 第1著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu Univercity (略称： Kyushu Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 井上 弘士 / Koji Inoue / イノウエ コウジ |
| 第2著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu Univercity (略称： Kyushu Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 村上 和彰 / Kazuaki Murakami / ムラカミ カズアキ |
| 第3著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu Univercity (略称： Kyushu Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-01-21 11:00:00 |
| 発表時間 | 30分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2010-135 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.380 |
| ページ範囲 | pp.51-56 |
| ページ数 | 6 |
| 発行日 | 2011-01-13 (ICD) |
[研究会発表申込システムのトップページに戻る]