| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-01-25 14:10 シフタ付きスイッチブロックを用いたFPGA配線構造の設計 ○吉澤孔明・井上万輝・尼崎太樹・飯田全広・末吉敏則（熊本大）  CAS2010-88 |
|
| 抄録 | （和） | FPGA(Field Programmable Gate Array)の全体面積の約9 割を占める配線部がデバイス性能に及ぼす影響は非常に大きい．配線部の問題として，信号が混雑している箇所であっても，使うことのできない配線が多く存在することが挙げられる．これはスイッチブロックの柔軟性に起因する．一方，配線構造の柔軟性と面積はトレードオフの関係にあり，配線性の向上のために一方的に柔軟性を向上されることは，面積効率の悪化を招くことになる．そこで本稿では，少ないリソースの追加でのFPGA の配線性向上を目的とした，シフタ付きスイッチブロック構造を提案する．また，シフタ付きスイッチブロックの設計をe-Shuttle 65nm スタンダードセルを用いて行う．レイアウト設計より得られた評価結果より，スイッチブロック同士の面積比較で14.8%増加，タイル階層の面積比較で9.5%の増加となった．また，信号伝搬の迂回が発生している経路においては，迂回の解消と遅延削減効果が見られた． |
| （英） | In conventional FPGA(Field Programmable Gate Array), programmable innterconects have great impacts on delay and area. They cause the degradation of device performance. One of the reasons is a detour of signal propagation route. Because of this, routing delay and area are increased. In order to mitigate detours, we propose the Switch-Block-cum-Shifter. In this paper, we design Switch Blocks with e-Shuttle 65nm library and evaluate them. As a result, the area increase 14.8%. It also decreases delay and resolves detours on the detour of signal propagation route. |
|
| キーワード | （和） | FPGA / 配線構造 / スイッチブロック / シフタ / / / / |
| （英） | FPGA / routing architecture / Switch Block / shifter / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 389, CAS2010-88, pp. 23-28, 2011年1月. | |
| 資料番号 | CAS2010-88 | |
| 発行日 | 2011-01-18 (CAS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2010-88 |
|
| 研究会情報 | |
| 研究会 | CAS |
| 開催期間 | 2011-01-25 - 2011-01-26 |
| 開催地（和） | 熊本大学 |
| 開催地（英） | Kumamoto University |
| テーマ（和） | 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CAS |
| 会議コード | 2011-01-CAS |
| 本文の言語 | 日本語 |
| タイトル（和） | シフタ付きスイッチブロックを用いたFPGA配線構造の設計 |
| サブタイトル（和） | |
| タイトル（英） | A design of FPGA routing structure with Switch-Block-cum-Shifter |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 配線構造 / routing architecture |
| キーワード(3)（和/英） | スイッチブロック / Switch Block |
| キーワード(4)（和/英） | シフタ / shifter |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 吉澤 孔明 / Komei Yoshizawa / ヨシザワ コウメイ |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 井上 万輝 / Kazuki Inoue / イノウエ カズキ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 飯田 全広 / Masahiro Iida / イイダ マサヒロ |
| 第4著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ |
| 第5著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-01-25 14:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CAS |
| 資料番号 | CAS2010-88 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.389 |
| ページ範囲 | pp.23-28 |
| ページ数 | 6 |
| 発行日 | 2011-01-18 (CAS) |
[研究会発表申込システムのトップページに戻る]