| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-02-14 14:10 機能的時間展開モデルを用いたデータパス回路のテスト生成法 ○早川鉄平・細川利典（日大）・吉村正義（九大）  DC2010-65 |
|
| 抄録 | （和） | 近年，より抽象度の高い動作記述を用いて大規模集積回路の設計が行われている．動作記述から動作合成を用いて生成されるレジスタ転送レベル回路はコントローラ部とデータパス部から構成されている．本論文では，レーテンシー，及びデータパスの制御信号線に対する入力系列や状態信号線に対する出力系列の機能情報をデータパスの時間展開モデルに制約として付加した機能的時間展開モデルを用いたデータパスのテスト生成法を提案する．またコントローラの動作を解析してデータパスの機能的時間展開モデルを生成する方法と，機能検証パターンからデータパスの機能的時間展開モデルを生成する方法を提案する．実際の回路に対して本手法を適用した結果，従来の時間展開モデルを用いた順序回路のテスト生成法と比較して，平均81.29倍高速に故障検出率を平均14.98％向上させることができた． |
| （英） | Some large-scale integrated circuits have been recently designed at high-level by behavioral descriptions. Behavioral synthesis can transform behavioral descriptions to register transfer level circuits that consist of a controller and a datapath. In this paper, we propose a test generation method for datapath circuits using functional time expansion models which are defined as time expansion models with functional information such as latency, and the input sequence for control signal lines and the output sequence for status signal lines of datapaths. We also propose two types of functional time expansion model generation methods. One is generated from controllers and the other is generated from functional verification patterns. Experimental results for practical circuits show that the proposed test generation methods increase fault coverage by 14.98% on the average and accelerate test generation time by 81.29 times on the average. | |
| キーワード | （和） | n回状態遷移被覆 / 機能的時間展開モデル / データパス / 制約付順序回路テスト生成 / / / / |
| （英） | n-state transition cover / functional time expansion models / datapath circuits / constrained sequential test generation / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 413, DC2010-65, pp. 39-44, 2011年2月. | |
| 資料番号 | DC2010-65 | |
| 発行日 | 2011-02-07 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2010-65 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2011-02-14 - 2011-02-14 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2011-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 機能的時間展開モデルを用いたデータパス回路のテスト生成法 |
| サブタイトル（和） | |
| タイトル（英） | A Test Generation Method for Datapath Circuits Using Functional Time Expansion Models |
| サブタイトル（英） | |
| キーワード(1)（和/英） | n回状態遷移被覆 / n-state transition cover |
| キーワード(2)（和/英） | 機能的時間展開モデル / functional time expansion models |
| キーワード(3)（和/英） | データパス / datapath circuits |
| キーワード(4)（和/英） | 制約付順序回路テスト生成 / constrained sequential test generation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 早川 鉄平 / Teppei Hayakawa / ハヤカワ テッペイ |
| 第1著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 細川 利典 / Toshinori Hosokawa / ホソカワ トシノリ |
| 第2著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 吉村 正義 / Masayoshi Yoshimura / ヨシムラ マサヨシ |
| 第3著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-02-14 14:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2010-65 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.413 |
| ページ範囲 | pp.39-44 |
| ページ数 | 6 |
| 発行日 | 2011-02-07 (DC) |
[研究会発表申込システムのトップページに戻る]