| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-03-02 15:05 スクラッチパッドメモリとコード配置最適化による低エネルギーASIP合成手法 ○嶋田吉倫・史 又華・戸川 望・柳澤政生・大附辰夫（早大）  VLD2010-120 |
|
| 抄録 | （和） | 本稿ではVLIW型ASIPを対象としたハードウェア/ソフトウェア（HW/SW）ASIP協調合成システムSPADESにおける消費エネルギー削減手法を提案する． ASIPにおいて命令メモリが占める消費エネルギーの割合は大きく，命令メモリの消費エネルギー削減が課題となっている． そこで我々は，SPADES を対象としたスクラッチパッドメモリアーキテクチャと，コード配置最適化手法を提案する． 提案するスクラッチパッドメモリアーキテクチャは，プログラムカウンタによりスクラッチパッドメモリへ配置するデータを判別する． コード配置最適化手法は，アプリケーションCFG から消費エネルギー最小となるコード配置とスクラッチパッドメモリのサイズを決定する． これにより命令メモリのアクセス数を削減し，消費エネルギーを削減することができる． 計算機実験により，メモリを含むプロセッサ全体で平均47.9%の消費エネルギー削減を確認した． |
| （英） | In this paper, we propose an energy-efficient ASIP synthesis method using scratchpad memory. Due to the fact that a significant amount of power is consumed in the instruction memory, how to develop energy-efficient memory structure becomes important in reducing the overall power consumption of the system. Our method is based on the idea of using scratchpad memory with code placement optimization. The proposed memory architecture can copy data from instruction memory to scratchpad memory under the control of on-chip program counter. With an inputted application CFG, the proposed code placement optimization is used to decide both the code allocations and the required scratchpad memory size for energy minimization. By doing this, the total energy consumption could be reduced as the number of instruction memory accesses is reduced. Experimental results on Mediabench are included to show the effectiveness of the proposed method, in which on average 47.9% energy consumption could be reduced. |
|
| キーワード | （和） | ASIP / 消費エネルギー / スクラッチパッドメモリ / 命令メモリ / / / / |
| （英） | ASIP / energy consumption / scratchpad memory / instruction memory / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 432, VLD2010-120, pp. 25-30, 2011年3月. | |
| 資料番号 | VLD2010-120 | |
| 発行日 | 2011-02-23 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-120 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2011-03-02 - 2011-03-04 |
| 開催地（和） | 沖縄県男女共同参画センター |
| 開催地（英） | Okinawaken-Danjo-Kyodo-Sankaku Center |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2011-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | スクラッチパッドメモリとコード配置最適化による低エネルギーASIP合成手法 |
| サブタイトル（和） | |
| タイトル（英） | An Energy-efficient ASIP Synthesis Method Using Scratchpad Memory and Code Placement Optimization |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ASIP / ASIP |
| キーワード(2)（和/英） | 消費エネルギー / energy consumption |
| キーワード(3)（和/英） | スクラッチパッドメモリ / scratchpad memory |
| キーワード(4)（和/英） | 命令メモリ / instruction memory |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 嶋田 吉倫 / Yoshinori Shimada / シマダ ヨシノリ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 史 又華 / Youhua Shi / シ ヨウカ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ |
| 第5著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-03-02 15:05:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-120 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.432 |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2011-02-23 (VLD) |
[研究会発表申込システムのトップページに戻る]