| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-03-02 17:00 ［フェロー記念講演］More Mooreに立ちはだかるCMOSばらつきの理解に向けて ○小野寺秀俊（京大/JST）  VLD2010-124 |
|
| 抄録 | （和） | デバイス寸法がナノメートルの領域に入ってきた現在、デバイス特性の ばらつきはLSI設計における深刻な問題となってきた。 デバイスの更なる微細化や製造プロセスやデバイス構造の複雑化は、 特性ばらつき量の拡大だけでなく、ストレスのばらつきや活性化度の ばらつきなど、新たなばらつき要因の発生も引き起こしている。 デバイスの特性ばらつきは、今やMore Moore方向への更なる発展を 阻む主要な要因となった。本講演では、CMOSばらつきの原因を説明し、 その現状と将来動向を述べる。また、CMOSばらつきへの対策について も触れる。取り上げるCMOSばらつきは、主に製造プロセスやデバイス構造 に起因したばらつきであるが、ランダムテレグラフノイズやBTI(Bias Temperature Instability)のような動的に変化する特性ばらつきについても紹介する。 |
| （英） | With the device dimensions in the nanometer regime, variability becomes a serious concern in LSI design. Aggressive scaling and increasing technology complexity lead to an explosion in the magnitude of variability while also introducing new sources of variability such as stress variation. The variability now becomes the primary obstacle for further scaling toward the More Moore direction. In this talk, we will review recent trend of CMOS variability. Other topics include variability characterization, minimization and mitigation. The CMOS variability in this talk mainly originates from fabrication processes and device structures, but dynamic and temporal variability such as RTN(Random Telegraph Noise) and BTI(Bias Temperature Instability) will be also touched on. |
|
| キーワード | （和） | ばらつき / 製造容易化設計 / ばらつき考慮設計 / 統計的設計 / RTN / BTI / / |
| （英） | Variability / Design for Manufacturing / Statistical Design / RTN / BTI / / / | |
| 文献情報 | 信学技報, vol. 110, no. 432, VLD2010-124, pp. 49-49, 2011年3月. | |
| 資料番号 | VLD2010-124 | |
| 発行日 | 2011-02-23 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-124 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2011-03-02 - 2011-03-04 |
| 開催地（和） | 沖縄県男女共同参画センター |
| 開催地（英） | Okinawaken-Danjo-Kyodo-Sankaku Center |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2011-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | More Mooreに立ちはだかるCMOSばらつきの理解に向けて |
| サブタイトル（和） | |
| タイトル（英） | Understanding CMOS Variability for More Moore |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ばらつき / Variability |
| キーワード(2)（和/英） | 製造容易化設計 / Design for Manufacturing |
| キーワード(3)（和/英） | ばらつき考慮設計 / Statistical Design |
| キーワード(4)（和/英） | 統計的設計 / RTN |
| キーワード(5)（和/英） | RTN / BTI |
| キーワード(6)（和/英） | BTI / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小野寺 秀俊 / Hidetoshi Onodera / オノデラ ヒデトシ |
| 第1著者 所属（和/英） | 京都大学/JST-CREST (略称： 京大/JST) Kyoto University/JST CREST (略称： Kyoto Univ./JST) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-03-02 17:00:00 |
| 発表時間 | 60分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-124 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.432 |
| ページ範囲 | p.49 |
| ページ数 | 1 |
| 発行日 | 2011-02-23 (VLD) |
[研究会発表申込システムのトップページに戻る]