| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-03-03 11:25 多重並列グループ署名の低消費電力回路アーキテクチャ ○森岡澄夫・古川 潤・佐古和恵（NEC）  VLD2010-128 |
|
| 抄録 | （和） | データセンタ等におけるユーザ認証や機器認証において，ユーザIDを特定せず認証が可能なグループ署名（匿名認証）を用い，プライバシとセキュリティを両立させる方式が検討されている．データセンタ等では同時に多数の認証要求を受けるが，グループ署名処理には高速CPUでも0.1秒～1秒程度とやや時間がかかるため，要求を並列処理しなければ応答時間（TAT）が著しく悪化する．しかしN個の認証要求を同時処理するためにN個の署名処理回路を並べると，回路の平均動作率が良くないため，スタティック電力の比率が高い昨今のLSIで特に消費電力が不利となる．今回，FPGA実機による消費電力測定も含め，多重並列グループ署名回路の低電力アーキテクチャを検討した．異なる認証処理間で演算ユニットを可能な限り共有して平均動作率を上げるとともに，総消費電力の低い演算ユニットを用いるようにした結果，最悪応答時間をほとんど悪化させないまま，単純な並列化に対して消費電力を30～50％（ないしそれ以上）削減可能との評価結果を得た． |
| （英） | We've investigated architecture of H/W accelerators for parallel group signature computation, which will be used in data centers in order to process multiple number of authentication requests simultaneously. If the accelerator is constructed by simply arranging single-signature circuits, the total power consumption can be large because a lot of arithmetic units waste power in the suspended state. In this paper, we incorporated a H/W architecture where arithmetic units are shared between different request-processing and low-power arithmetic units are also used. Our evaluation results show that 30-50 percent reduction of total power consumption is possible, as compared to the simple parallel architecture, without degrading TAT. |
|
| キーワード | （和） | 匿名認証 / グループ署名 / 回路アーキテクチャ / 並列処理 / アクセラレータ / 低消費電力化 / ESL / |
| （英） | anonymous authentication / group signature / H/W architecture / parallel processing / accelerator / low-power design / ESL / | |
| 文献情報 | 信学技報, vol. 110, no. 432, VLD2010-128, pp. 69-74, 2011年3月. | |
| 資料番号 | VLD2010-128 | |
| 発行日 | 2011-02-23 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2010-128 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2011-03-02 - 2011-03-04 |
| 開催地（和） | 沖縄県男女共同参画センター |
| 開催地（英） | Okinawaken-Danjo-Kyodo-Sankaku Center |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2011-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 多重並列グループ署名の低消費電力回路アーキテクチャ |
| サブタイトル（和） | |
| タイトル（英） | A Low Power Hardware Architecture for Parallel Group Signature Computation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 匿名認証 / anonymous authentication |
| キーワード(2)（和/英） | グループ署名 / group signature |
| キーワード(3)（和/英） | 回路アーキテクチャ / H/W architecture |
| キーワード(4)（和/英） | 並列処理 / parallel processing |
| キーワード(5)（和/英） | アクセラレータ / accelerator |
| キーワード(6)（和/英） | 低消費電力化 / low-power design |
| キーワード(7)（和/英） | ESL / ESL |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 森岡 澄夫 / Sumio Morioka / モリオカ スミオ |
| 第1著者 所属（和/英） | 日本電気株式会社 システムIPコア研究所 (略称： NEC) NEC Corporation (略称： NEC) |
| 第2著者 氏名（和/英/ヨミ） | 古川 潤 / Jun Furukawa / フルカワ ジュン |
| 第2著者 所属（和/英） | 日本電気株式会社 情報・メディアプロセッシング研究所 (略称： NEC) NEC Corporation (略称： NEC) |
| 第3著者 氏名（和/英/ヨミ） | 佐古 和恵 / Kazue Sako / サコ カズエ |
| 第3著者 所属（和/英） | 日本電気株式会社 情報・メディアプロセッシング研究所 (略称： NEC) NEC Corporation (略称： NEC) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-03-03 11:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2010-128 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.432 |
| ページ範囲 | pp.69-74 |
| ページ数 | 6 |
| 発行日 | 2011-02-23 (VLD) |
[研究会発表申込システムのトップページに戻る]