| 講演抄録/キーワード |
| 講演名 |
2011-03-03 13:45
メモリアクセス高速化のための回路自動生成の一手法 ○岸田和也・神戸尚志(近畿大) VLD2010-130 |
| 抄録 |
(和) |
システムLSIでは、大規模なデータをメモリからアクセスすることが多く、メモリアクセス回路のアーキテクチャ設計が重要となっている。本文では、ハードウエアにおける再利用性が少ないメモリアクセスについてパイプライン回路の自動生成方法を提案し、再利用性があるメモリアクセスに対する「レジスタ化」と統合したメモリアクセスアーキテクチャを提案し、実際の回路に適用し、その有効性を確認する。 |
| (英) |
In system LSI, large-scale data is accessed from off-chip memory in many cases, and the architecture design of the memory access circuit is important. In this paper, the automatic generation method of the pipeline circuit for data access with low reusability is proposed. Moreover, this method is integrated with "registerization" to reusable data access, it is applied to some circuits, and their performances are evaluated. |
| キーワード |
(和) |
メモリアクセス / パイプライン化 / レジスタ化 / Bach Cシステム / ビタビ探索 / / / |
| (英) |
memory access / pipelining / registerization / Bach C system / Viterbi search / / / |
| 文献情報 |
信学技報, vol. 110, no. 432, VLD2010-130, pp. 81-86, 2011年3月. |
| 資料番号 |
VLD2010-130 |
| 発行日 |
2011-02-23 (VLD) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
VLD2010-130 |