講演抄録/キーワード |
講演名 |
2011-03-04 15:55
ビアプログラマブルデバイスVPEXにおける配線リソースと配線遅延の評価 ○北森達也・堀 遼平・上岡泰輔(立命館大)・吉川雅弥(名城大)・藤野 毅(立命館大) VLD2010-147 |
抄録 |
(和) |
我々は,ビア層のレイアウトを変更することにより,任意のデジタル論理を実現できるビアプログラマブルストラクチャードASICアーキテクチャVPEX(Via Programmable logic using Exclusive or array)の研究を行ってきた.VPEXは,ビア3層を変更する事で論理素子機能の変更と,論理素子間の配線を変更しており,論理素子面積の評価では,ASICと比較して2倍程度の面積で同じ論理回路を実装できている.本論文ではビアプログラマブル配線における,配線遅延の評価と配線リソース数の評価を行った.ASICの通常配線と比較すると,ビアプログラマブル配線においては冗長配線の寄生容量や配線経路上に多く配置されるビア抵抗により,配線遅延が増大する.これらの影響をリングオシレータテスト回路のシミュレーションと実測により遅延モデル化した.また,通常のASICフローとVPEXを用いた場合の自動レイアウト配置の結果を用いて,配線リソースとクリティカルパスの配線遅延の評価を行った.この結果,クリティカルパスの配線遅延はASICと比較して約1.5倍となることが明らかになった. |
(英) |
We have developed a via programmable logic device using exclusive-or array (VPEX). In a VPEX, the logic is changed using the 1st via layer, and each wiring between logic elements is performed using the 3rd via layer. In this paper, we evaluate the interconnect delay of VPEX and the wiring resource of one. The VPEX delay increases in number of via and redundancy in wires by via programmable wire. We simulate and measure the delay model using in ring oscillator circuit. The design flows of the conventional ASIC and VPEX are compared to find the difference in the wiring delay wire resource. The results show that the wiring delay in the critical path of the VPEX increases about 1.5 times compared with the ASIC. |
キーワード |
(和) |
ビアプログラマブルデバイス / 配線遅延 / 冗長配線 / 配線アーキテクチャ / / / / |
(英) |
Via Programmable Device / Wire delay / Redundant wire / Routing architecture / / / / |
文献情報 |
信学技報, vol. 110, no. 432, VLD2010-147, pp. 183-188, 2011年3月. |
資料番号 |
VLD2010-147 |
発行日 |
2011-02-23 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2010-147 |