講演抄録/キーワード |
講演名 |
2011-03-04 15:05
3次元積層LSI開発のためのスケーラブルなプロトタイピング・システム ○マルコ チャシン・内田裕之・萩本有哉・宮崎崇史・大川 猛・池野理門・松本祐教(トプスシステムズ)・居村史人・菊地克弥・鈴木基史・仲川 博・青柳昌宏(産総研) VLD2010-145 |
抄録 |
(和) |
LSIの高性能化のために3次元積層LSIが期待されているが、その開発ではチップ間信号の増加やシステム
の複雑度の増大により機能及び性能検証が困難になると考えられる。そこで、多段積層可能な高速FPGA搭載
ボードに各LSIチップを、又ボード間貫通信号にチップ間信号をマッピングし、積層LSI同様のスケーラビ
リティと数10MHzの高速動作で3次元積層LSIの検証を実現するプロトタイピング・システムを開発した。 |
(英) |
(Not available yet) |
キーワード |
(和) |
3次元積層LSI / プロトタイピング・システム / インターコネクト / FPGA / / / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 110, no. 432, VLD2010-145, pp. 171-175, 2011年3月. |
資料番号 |
VLD2010-145 |
発行日 |
2011-02-23 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2010-145 |