講演抄録/キーワード |
講演名 |
2011-04-15 13:25
90nm CMOSプロセスを用いた60GHz帯高利得LNA ○五明克規・タ トァン タン・谷藤正一・亀田 卓・末松憲治・高木 直・坪内和夫(東北大) MW2011-2 エレソ技報アーカイブへのリンク: MW2011-2 |
抄録 |
(和) |
90nmシリコンCMOSプロセスを用いた60GHz帯 LNAの高利得化について検討を行った.より高いゲイン特性を得るために7段からなるLNAを設計した.初段ではソースインダクタの最適化を行うことにより50ΩマッチングやNFの最適化を図った.中間の2~6段はゲイン向上のためにソースインダクタを省いた.出力段では安定化のためにやや長めのソースインダクタを付加した.以上の方針で設計したチップを試作し,実測評価を行った.LNA全体のチップサイズは0.5mm×0.7mm であった.実測の結果,ピークゲインは23.5dB@64GHz,最小NF は5.2dB@57GHzであった.また,LNA 全体の消費電力は21.2mWであった. |
(英) |
This paper reported an integrated 60GHz band low-noise amplifier (LNA) implemented in a 90nm Si-CMOS process. To achieve higher and flat gain property, the designed LNA is constructed from 7 stages. At the first stage, the source inductor was optimized for the 50Ω matching and the optimization of NF. At the 2 to 6 stages, the source inductor was cut for the gain improvement. At the last stage, a little long source inductor was added for the stabilization. We fabricated and measured the proposed LNA chip. The total LNA die area with pads is 0.5mm×0.7mm. It has a peak gain of 23.5dB at 64GHz and minimum NF of 5.2dB at 57GHz. Power consumption is 21.2mW with 1.2V supply. |
キーワード |
(和) |
60GHz / LNA / Si-CMOS / ブロードバンド通信 / / / / |
(英) |
60GHz / LNA / Si-CMOS / Broadband Communication / / / / |
文献情報 |
信学技報, vol. 111, no. 3, MW2011-2, pp. 7-10, 2011年4月. |
資料番号 |
MW2011-2 |
発行日 |
2011-04-08 (MW) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
MW2011-2 エレソ技報アーカイブへのリンク: MW2011-2 |