| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-04-19 09:55 [依頼講演]デジタル化したレプリカビット線遅延を用いたランダムばらつきに強いSRAMセンスアンプタイミング生成回路 ○仁木祐介・川澄 篤・鈴木 東・武山泰久・平林 修・櫛田桂一・橘 文彦・藤村勇樹・矢部友章（東芝）  ICD2011-9 |
|
| 抄録 | （和） | SRAMの消費電力を低減させるためには，低電圧で動作させることが有効である．しかしながら，低電圧化に伴ってトランジスタの閾値ばらつきの影響が大きくなるため，センスアンプ活性化信号のタイミングのばらつきも大きくなり，結果として動作周波数が劣化してしまう．本稿では，新たに開発した時間逓倍回路をタイミングレプリカ回路と併用することで，低電圧動作時における周波数の劣化を改善する手法について紹介する．40nm MOSモデルを用いて回路シミュレーションを行い，提案手法を適用することにより，電源電圧が0.6Vのときにセンスアンプのタイミングばらつきが41%減少し，サイクル時間が20%削減されることを確認した． |
| （英） | A digitized replica bitline delay technique has been proposed for random-variation-tolerant timing generation of static random access memory (SRAM) sense amplifiers (SA). The SA timing variation attributable to the random variation of transistor threshold voltage (VTH) is reduced by a sufficient count of replica cells, and replica bitline delay is digitized and multiplied to adjust it to the target SA timing. The variation of the generated SA timing was 41% smaller than that with a conventional technique and cycle time was reduced 20% at the supply voltage (VDD) of 0.6V in 40nm CMOS technology with this scheme. | |
| キーワード | （和） | SRAM / センスアンプ(SA) / タイミング生成 / ランダムばらつき / レプリカビット線遅延 / / / |
| （英） | SRAM / Sense Amplifier (SA) / Timing Generation / Random Variation / Replica Bitline Delay / / / | |
| 文献情報 | 信学技報, vol. 111, no. 6, ICD2011-9, pp. 49-54, 2011年4月. | |
| 資料番号 | ICD2011-9 | |
| 発行日 | 2011-04-11 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2011-9 |
|
| 研究会情報 | |
| 研究会 | ICD |
| 開催期間 | 2011-04-18 - 2011-04-19 |
| 開催地（和） | 神戸大学 瀧川記念館 |
| 開催地（英） | Kobe University Takigawa Memorial Hall |
| テーマ（和） | メモリ（DRAM、SRAM、フラッシュ、新規メモリ）技術 |
| テーマ（英） | Memory Device Technologies |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2011-04-ICD |
| 本文の言語 | 日本語 |
| タイトル（和） | [依頼講演]デジタル化したレプリカビット線遅延を用いたランダムばらつきに強いSRAMセンスアンプタイミング生成回路 |
| サブタイトル（和） | |
| タイトル（英） | A Digitized Replica Bitline Delay Technique for Random-Variation-Tolerant Timing Generation of SRAM Sense Amplifiers |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SRAM / SRAM |
| キーワード(2)（和/英） | センスアンプ(SA) / Sense Amplifier (SA) |
| キーワード(3)（和/英） | タイミング生成 / Timing Generation |
| キーワード(4)（和/英） | ランダムばらつき / Random Variation |
| キーワード(5)（和/英） | レプリカビット線遅延 / Replica Bitline Delay |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 仁木 祐介 / Yusuke Niki / ニキ ユウスケ |
| 第1著者 所属（和/英） | 株式会社東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第2著者 氏名（和/英/ヨミ） | 川澄 篤 / Atsushi Kawasumi / カワスミ アツシ |
| 第2著者 所属（和/英） | 株式会社東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第3著者 氏名（和/英/ヨミ） | 鈴木 東 / Azuma Suzuki / スズキ アズマ |
| 第3著者 所属（和/英） | 株式会社東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第4著者 氏名（和/英/ヨミ） | 武山 泰久 / Yasuhisa Takeyama / タケヤマ ヤスヒサ |
| 第4著者 所属（和/英） | 株式会社東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第5著者 氏名（和/英/ヨミ） | 平林 修 / Osamu Hirabayashi / ヒラバヤシ オサム |
| 第5著者 所属（和/英） | 株式会社東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第6著者 氏名（和/英/ヨミ） | 櫛田 桂一 / Keiichi Kushida / クシダ ケイイチ |
| 第6著者 所属（和/英） | 株式会社東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第7著者 氏名（和/英/ヨミ） | 橘 文彦 / Fumihiko Tachibana / タチバナ フミヒコ |
| 第7著者 所属（和/英） | 株式会社東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第8著者 氏名（和/英/ヨミ） | 藤村 勇樹 / Yuki Fujimura / フジムラ ユウキ |
| 第8著者 所属（和/英） | 株式会社東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第9著者 氏名（和/英/ヨミ） | 矢部 友章 / Tomoaki Yabe / ヤベ トモアキ |
| 第9著者 所属（和/英） | 株式会社東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-04-19 09:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2011-9 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.6 |
| ページ範囲 | pp.49-54 |
| ページ数 | 6 |
| 発行日 | 2011-04-11 (ICD) |
[研究会発表申込システムのトップページに戻る]