講演抄録/キーワード |
講演名 |
2011-04-19 10:55
[依頼講演]動的閾値パスゲートを用いた0.5V FinFET SRAM ○大内真一・遠藤和彦・柳 永シュン・松川 貴・中川 格・石川由紀・塚田順一・山内洋美・関川敏弘・小池汎平・坂本邦博・昌原明植(産総研) ICD2011-11 |
抄録 |
(和) |
本稿では、ランダムばらつきに起因する故障ビットを救済する機能を持つFinFET SRAMについて提案する。このSRAMアレイにおいては、6トランジスタSRAMセルのパスゲートに閾値可変型FinFETを用いる。読出し動作においては、このパスゲートの閾値電圧は徐々に下げられ、センスアンプでデータが検出されると同時に初期値に戻される。この動的閾値制御によって、パスゲート閾値電圧が読出しの都度最適化され、読出し時間と読出し安定性のトレードオフがセル毎に最適化される。結果として、ランダムばらつきに対する耐性が大幅に向上し、スケーリングの進んだプロセスを用いてもシステムの動作電圧が低減可能となる。この技術は、微細化の進んだプロセスでの電源電圧低減に有効である。実験とシミュレーションによって効果を確認した結果、ゲート長20nmのLSTP (Low Standby Power)プロセスにおいて、0.5V動作時に2ns程度で読出し動作が可能であることが示唆された。 |
(英) |
This article presents a FinFET SRAM which salvages malfunctioned bits caused by random variation. In the presenting SRAM array, pass gates (PGs) of a 6-transistor SRAM cell consist of tunable-threshold-voltage (Vt) FinFETs. The Vt of those PGs is gradually lowered from a initial value during the read process. Once a datum is detected from a sense amplifier, the Vt is restored to the initial value. By this dynamic threshold-voltage control of PGs, the best Vt for each cell is automatically chosen, and the trade-off relationship between read speed and read margin is optimized in each cell. This technique is effective to reduce supply voltage in a scaled process. The experimental and simulation results suggest that this technique will enable 0.5V operation at read delay within 2ns in an Lg-20nm low-standby-power (LSTP) technology |
キーワード |
(和) |
閾値可変型FinFET / 6T-SRAM / ランダムばらつき / SNM / / / / |
(英) |
variable-tthreshold-voltage FinFET / 6T-SRAM / random variation / SNM / / / / |
文献情報 |
信学技報, vol. 111, no. 6, ICD2011-11, pp. 59-63, 2011年4月. |
資料番号 |
ICD2011-11 |
発行日 |
2011-04-11 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2011-11 |