| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-05-12 14:20 束データ方式による非同期式回路のFPGA実装とその性能評価 ○岡部 忠（都立産技研センター）  RECONF2011-7 |
|
| 抄録 | （和） | 非同期式設計は消費電力・不要輻射ノイズ・クロックスキュー等の同期式設計に内在した諸問題を解決することができ近年注目を集めている．また，非同期式設計手法の一つである束データ方式を使うことで同期式設計された既存のIP を有効利用でき，省電力・低ノイズで高速動作が可能なシステムを実現することができる．本稿では，非同期式設計されたディジタル回路をFPGA 上のソフトマクロコアと接続するシステムの構築を想定しソフトマクロとの接続法及びIF 回路を提案する．加えて，４相束データ方式を使って設計した非同期式IP とFPGA 上のソフトマクロとを接続したシステムをFPGA 上に試作し動作確認及び同期式設計システムとの性能比較をしたので報告する． |
| （英） | Asynchronous circuit design can solved many problems related to power consumption , EMI , clock skew and so on . Recently many researcheres and engineers are favolable interest in this design scheme. Also bundled-data design , a design style in various asynchronous circuit designs , has some advantages for efficinet use of IP cores and implementation about power saving , lower emission noise and high throughput processing . In this article , we present a connecting method and an interface block between synchronous circuit blocks and asynchronous circuit blocks . Furthermore we report asynchronous 4 phase bundled-data IP implementation on a FPGA , their performance evaluation and result of comparing asynchronous block with synchronous block . | |
| キーワード | （和） | 非同期式設計 / 束データ方式 / FPGA / 省電力 / / / / |
| （英） | Asynchronous circuit design / bundled-data style / FPGA / power saving / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 31, RECONF2011-7, pp. 37-42, 2011年5月. | |
| 資料番号 | RECONF2011-7 | |
| 発行日 | 2011-05-05 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2011-7 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2011-05-12 - 2011-05-13 |
| 開催地（和） | 北海道大学工学部Ｂ３棟 |
| 開催地（英） | Hokkaido Univ. (Faculty of Eng., B3 Bldg.) |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2011-05-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 束データ方式による非同期式回路のFPGA実装とその性能評価 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Bundled-Data Asynchronous Circuits on FPGA and thier Performance Evaluation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 非同期式設計 / Asynchronous circuit design |
| キーワード(2)（和/英） | 束データ方式 / bundled-data style |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | 省電力 / power saving |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岡部 忠 / Tadashi Okabe / オカベ タダシ |
| 第1著者 所属（和/英） | (地独)東京都立産業技術研究センター (略称： 都立産技研センター) Tokyo Metropolitan Industial Technology Reseach Institute (略称： TIRI) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-05-12 14:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2011-7 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.31 |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2011-05-05 (RECONF) |
[研究会発表申込システムのトップページに戻る]