| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-05-13 14:20 構成メモリ数を削減したアダプティブLUTアーキテクチャの提案 ○田浦 健・尼崎太樹・飯田全広・末吉敏則（熊本大）  RECONF2011-20 |
|
| 抄録 | （和） | 現在，多くのFPGA(Field Programmable Gate Array)の論部セルにはLUT(Look-Up Table) が用いられており，任意の論理が実装可能である．しかし，回路を実装する際に全ての論理が均等に使用されるわけではなく，限られた一部の論理しか使用されていないことが事前調査により分かっている．本稿では，6入力，5入力の出現確率の高い一部の論理と4入力全ての論理を実装可能なA2LUT(Abridged Adaptive LUT)を提案する．A2LUTは従来のLUTより少ない構成メモリ数で論理を実装し，全体の面積の削減を行う．面積は4-LUTと比較すると平均14.45%悪化しているが，5-LUTと比較して平均9.09%改善，6-LUTと比較すると平均12.87%改善することがわかった． |
| （英） | Look-up tables(LUTs)are adopted for field programmable gate arrays(FPGAs)as programmable logic cells. N-input LUTs can implement any N-input logic functions. However, all logic functions are not evenly used in a circuit implementation. In this paper, we propose a novel compact logic cell named A2LUT(Abridged Adaptive LUT)which can implement a part of 6 or 5 input logic functions and all 4 input logic functions. The amount of configuration memories of the A2LUT is less than that of LUT. In case of comparison with 4-LUT, the area of A2LUT is an increase of 14.45% on that of 4-LUT, but it is a decrease of 9.09% on that of 5-LUT and 12.87% on that of 6-LUT. |
|
| キーワード | （和） | FPGA / LUT / P同値類 / A2LUT / / / / |
| （英） | FPGA / LUT / P-equivalence class / A2LUT / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 31, RECONF2011-20, pp. 115-120, 2011年5月. | |
| 資料番号 | RECONF2011-20 | |
| 発行日 | 2011-05-05 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2011-20 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2011-05-12 - 2011-05-13 |
| 開催地（和） | 北海道大学工学部Ｂ３棟 |
| 開催地（英） | Hokkaido Univ. (Faculty of Eng., B3 Bldg.) |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2011-05-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 構成メモリ数を削減したアダプティブLUTアーキテクチャの提案 |
| サブタイトル（和） | |
| タイトル（英） | A Novel Abridged Adaptive LUT Architecture with Few Configulation Memories |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | LUT / LUT |
| キーワード(3)（和/英） | P同値類 / P-equivalence class |
| キーワード(4)（和/英） | A2LUT / A2LUT |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 田浦 健 / Ken Taura / タウラ ケン |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 飯田 全広 / Masahiro Iida / イイダ マサヒロ |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ |
| 第4著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-05-13 14:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2011-20 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.31 |
| ページ範囲 | pp.115-120 |
| ページ数 | 6 |
| 発行日 | 2011-05-05 (RECONF) |
[研究会発表申込システムのトップページに戻る]