| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-05-18 15:45 ［招待講演］ゲーティング技術の最新動向 ○宇佐美公良（芝浦工大）  VLD2011-4 |
|
| 抄録 | （和） | LSIの低消費電力化を実現する上で代表的な技術が、クロックゲーティングとパワーゲーティングである。本講演では、この2つのゲーティング技術に焦点を当て、技術の基本原理を概説した上で、最新動向について述べる。 |
| （英） | Key techniques to reduce power dissipation of LSIs are clock gating and power gating. In this talk, I will describe basic principles of these techniques and present technology directions. | |
| キーワード | （和） | クロックゲーティング / パワーゲーティング / 低消費電力技術 / / / / / |
| （英） | Clock gating / Power gating / Low power technique / / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 40, VLD2011-4, pp. 19-24, 2011年5月. | |
| 資料番号 | VLD2011-4 | |
| 発行日 | 2011-05-11 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2011-4 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM VLD |
| 開催期間 | 2011-05-18 - 2011-05-19 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | システム設計および一般 |
| テーマ（英） | System Design, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2011-05-SLDM-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | ゲーティング技術の最新動向 |
| サブタイトル（和） | |
| タイトル（英） | Recent Gating-Techniques for Power Reduction |
| サブタイトル（英） | |
| キーワード(1)（和/英） | クロックゲーティング / Clock gating |
| キーワード(2)（和/英） | パワーゲーティング / Power gating |
| キーワード(3)（和/英） | 低消費電力技術 / Low power technique |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ |
| 第1著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura Inst. of Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-05-18 15:45:00 |
| 発表時間 | 60分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2011-4 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.40 |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2011-05-11 (VLD) |
[研究会発表申込システムのトップページに戻る]