| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-05-19 09:55 論理素子の制御値に基づく多段のパワーゲーティング ○金 予・木村晋二（早大）  VLD2011-7 |
|
| 抄録 | （和） | 本稿では、論理素子の制御値に基づく超細粒度パワーゲーティングの多段化手法を提案する。本パワーゲーティング手法は、論理素子のある入力で他の入力の計算部分のパワーオフ制御を行うもので、その入力が制御値の時に制御対象のゲートをパワーオフする。多段化では、パワーゲーティングされているブロックの中のゲート集合に対して、さらに制御値を用いたパワーゲーティングを行うことで、パワーオフの確率を向上させる。実際に本手法を実現してベンチマーク回路に適用した結果、回路の段数を一定に保つという条件下で、1段のパワーゲーティングに比較して2段化でパワーオフできるゲートの数が10%~50%増加できた。 |
| （英） | Controlling value based power gating is a fine-grained power gating approach using the controlling values of logic elements. In this method, one input of a logic gates with controlling value the logic block generating other inputs. In this paper, we propose a multi-stage power gating method by considering the application of our method to the power controlled blocks under the active mode. Experimental results show that, the proposed approach results in increasing the number of power off elements by 10%~50% compared with single stage methods of clustering the power controlled blocks. | |
| キーワード | （和） | 細粒度パワーゲーティング / 低消費電力設計 / 制御値に基づくパワーゲーティング / / / / / |
| （英） | Fine-Grained Power Gating / Low Power Design / Controlling Value-based Power Gating / / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 40, VLD2011-7, pp. 33-38, 2011年5月. | |
| 資料番号 | VLD2011-7 | |
| 発行日 | 2011-05-11 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2011-7 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM VLD |
| 開催期間 | 2011-05-18 - 2011-05-19 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | システム設計および一般 |
| テーマ（英） | System Design, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2011-05-SLDM-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 論理素子の制御値に基づく多段のパワーゲーティング |
| サブタイトル（和） | |
| タイトル（英） | Multi-Stage Power Gating Based on Controlling Values of Logic Gates |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 細粒度パワーゲーティング / Fine-Grained Power Gating |
| キーワード(2)（和/英） | 低消費電力設計 / Low Power Design |
| キーワード(3)（和/英） | 制御値に基づくパワーゲーティング / Controlling Value-based Power Gating |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 金 予 / Jin Yu / キン ヨ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 木村 晋二 / Shinji Kimura / キムラ シンジ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-05-19 09:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2011-7 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.40 |
| ページ範囲 | pp.33-38 |
| ページ数 | 6 |
| 発行日 | 2011-05-11 (VLD) |
[研究会発表申込システムのトップページに戻る]